点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 四位超前进位加法器Verilog
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
32位超前进位加法器(Verilog)
32位超前进位加法器(Verilog HDL),由8个四位超前进位生成。
所属分类:
其它
发布日期:2009-11-26
文件大小:23552
提供者:
gaolijing
四位超前进位加法器Verilog HDL
四位超前进位加法器包括代码,输出值,输出波形,心得体会等。
所属分类:
其它
发布日期:2010-11-04
文件大小:82944
提供者:
BWL0123456789
用verilog编写16位加法器乘法器自动售货机.pdf
包括如下实验的verilog设计报告:实验 1 十六位超前进位加法器、实验二 十六位加减法器、实验三 十六位的乘法器、实验四 自动售货机设计。有设计思路、程序代码、测试代码和仿真波形结果。
所属分类:
电信
发布日期:2020-04-27
文件大小:288768
提供者:
weixin_42596755
数字电路课程设计之超前进位加法器.doc
使用Verilog语言实现四位超前进位加法器设计,并使用Quartes编写程序,使用modelsin进行仿真验证设计
所属分类:
硬件开发
发布日期:2020-04-12
文件大小:216064
提供者:
succguan