随着集成电路的密度和工作频率按照摩尔定律所描述的那样持续增长，使得高性能和低功耗设计已成为芯片设计的主流。在微处理器和SoC中，存储器占据了大部分的芯片面积，而且还有持续增加的趋势。这使存储器中的字线长度和位线长度不断增加，增加了延时和功耗。因此，研究高速低功耗存储器的设计技术对集成电路的发展具有重要意义。对SRAM存储器的低功耗设计技术进行研究，在多级位线位SRAM结构及工作原理基础上，以改善SRAM速度和功耗特性为目的，设计了基于位线循环充电结构的双模式自定时SRAM，其容量为8K×32b。

近些年来，随着集成电路制造工艺和制造技术的发展，SRAM存储芯片在整个SoC芯片面积中所占比例越来越大，而SRAM的功耗也成为整个SoC芯片的主要部分。同时，CPU的工作频率逐年提高，从1999年的1．2 GHz增长到2010年的3．4 GHz。而且，这一趋势还在进一步加强。CPU工作频率的增加对SRAM的工作频率提出很高的要求。 　　针对以上，提出位线循环充电(CRSRAM)SRAM结构，它主要是通过降低位线电压的摆幅来降低功耗。采用双模式自定时电路(DMST)则主要是根据读写周期的不同来产