提出了一种3D-Mesh拓扑互连网络结构，其支持动态可重构配置，数据路径位宽为32 bit。基于该3D-Mesh拓扑互连网络结构，设计了一种拥有48个RPE（Reconfigurable Process Element）和16个RSE（Reconfigurable Storage Element）的异构粗粒度逻辑阵列（Isomerism Coarse-Grained Reconfigurable Array，ICGRA）。基于COMS 55 nm工艺库进行后端设计，ICGRA总面积为28.52