您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 单片机应用技术选编(7)

  2. 内容简介    《单片机应用技术选编》(7) 选编了1998年国内50种科技期刊中有关单片机开发应用的文 章共510篇,其中全文编入的有113篇,摘要编入的397篇。全书共分八章,即单片机综合 应用技术;智能仪表与测试技术;网络、通信与数据传输;可靠性与抗干扰技术;控制系统 与功率接口技术;电源技术;实用设计;文章摘要。    本书具有重要实用价值,书中介绍的新技术、新器件以及单片机应用系统的软、硬件资 料有助于减少产品研制过程中的重复性劳动,提高单片机应用技术水平,是从事单片机应用 开发技
  3. 所属分类:硬件开发

    • 发布日期:2010-05-19
    • 文件大小:13631488
    • 提供者:zgraeae
  1. EDA/PLD中的基于FPGA的正码速调整的设计与实现

  2. 摘要:本文提出了基于FPGA正码速调整的设计方案,采用格雷码对地址编码的异步FIFO设计,并利用MAXPLUSⅡ进行编译和仿真。结果表明,设计方法切实可行。   1 引言   在时分制数字通信系统中,为了扩大传输容量和提高传输效率,常常利用复接技术将 若干个低速数字信号合并成一个高速数字信号流,以便在高速宽带信道中传输。数字复接 器是把两个或两个以上的支路,按时分复用方式合并成一个单一的高次群数字信号设备, 其中包含码速调整结构。   码速调整就是把速率不同的各支路信号,调整成与复接设备定
  3. 所属分类:其它

    • 发布日期:2020-11-09
    • 文件大小:186368
    • 提供者:weixin_38667581
  1. 基于FPGA技术实现数字复接系统的设计方案

  2. 基于FPGA技术实现数字复接系统的设计方案、电子技术,开发板制作交流
  3. 所属分类:其它

    • 发布日期:2021-02-03
    • 文件大小:130048
    • 提供者:weixin_38750861
  1. 基于FPGA的正码速调整的设计与实现

  2. 摘要:本文提出了基于FPGA正码速调整的设计方案,采用格雷码对地址编码的异步FIFO设计,并利用MAXPLUSⅡ进行编译和仿真。结果表明,设计方法切实可行。   1 引言   在时分制数字通信系统中,为了扩大传输容量和提高传输效率,常常利用复接技术将 若干个低速数字信号合并成一个高速数字信号流,以便在高速宽带信道中传输。数字复接 器是把两个或两个以上的支路,按时分复用方式合并成一个单一的高次群数字信号设备, 其中包含码速调整结构。   码速调整就是把速率不同的各支路信号,调整成与复接设备定
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:227328
    • 提供者:weixin_38752282