点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 基于FPGA的串行通信控制系统的设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
单片机应用技术选编(7)
内容简介 《单片机应用技术选编》(7) 选编了1998年国内50种科技期刊中有关单片机开发应用的文 章共510篇,其中全文编入的有113篇,摘要编入的397篇。全书共分八章,即单片机综合 应用技术;智能仪表与测试技术;网络、通信与数据传输;可靠性与抗干扰技术;控制系统 与功率接口技术;电源技术;实用设计;文章摘要。 本书具有重要实用价值,书中介绍的新技术、新器件以及单片机应用系统的软、硬件资 料有助于减少产品研制过程中的重复性劳动,提高单片机应用技术水平,是从事单片机应用 开发技
所属分类:
硬件开发
发布日期:2010-05-19
文件大小:13631488
提供者:
zgraeae
ARM嵌入式系统开发典型模块(高清完整版)
第1部分 硬件典型模块 第1章 基于ARM的最小系统模块 3 1.1 嵌入式系统简介 3 1.1.1 嵌入式系统的概念 3 1.1.2 嵌入式系统的结构 3 1.1.3 嵌入式系统的特点 5 1.1.4 嵌入式系统的发展趋势 6 1.2 最小系统结构及框图 7 1.3 最小系统的电源设计 8 1.4 最小系统的时钟系统设计 14 1.5 最小系统的复位系统设计 17 1.6 最小系统的存储器系统设计 20 1.7 最小系统的软件设计 24 1.7.1 ARM嵌入式操作系统简介及选择 24 1.
所属分类:
硬件开发
发布日期:2014-10-25
文件大小:8388608
提供者:
jsntghf
基于FPGA的串口通信设计.rar
为了适应全数字自动化控制更加广泛应用,采用FPGA对UART进行多模块的系统设计的方法,是串口通信的集成度更高。对UART系统结构进行了多模块的分解。UART(通用异步收发器)是一种应用广泛的短距离串行传输接口,常用于短距离、低速、低成本的通信中。本文采用了Verilog语言设计了一个UART发送模块和接收模块,从而实现FPGA和PC机的异步串行通信。
所属分类:
其它
发布日期:2019-05-31
文件大小:3145728
提供者:
mx1412xm
基于FPGA的机床数控系统主从控制器通信研究.pdf
针对机床数控系统主从式控制结构的串行通信需求,文章基于现场可编程逻辑阵列(FPGA)设 计了实现RS422串行通信协议的通信接口。由FPGA完成双通道异步收发器(UART),双缓冲先进 先出(FIFO)存储器等通信接口功能,在此基础上完成主控制器和从控制器的串行通信软件设计。通 信实验结果表明,文中提出的解决方案,实现了机床数控系统主从控制器间的串行通信。
所属分类:
其它
发布日期:2019-09-12
文件大小:614400
提供者:
weixin_38743602
FPGA自学笔记——设计与验证VIP版.pdf
开始有计划写这本书的时候, Altera 还叫 Altera, 还没有加入 Intel 的大家庭, Xilinx 的 ZYNQ 也才刚刚开始有人探索, Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛,软核变硬核,性能翻几番。 那个时候,能出一本认认真真讲 FPGA 设计的 书, 会得到非常高的评价。 而我,则由于工作变动, 中间拖沓了半年,当半年后再来准备动 笔时,才恍然领悟到, Altera 即将成为 Intel 的可编程事业部, 基于嵌入式硬核的 S
所属分类:
硬件开发
发布日期:2019-09-03
文件大小:16777216
提供者:
qq_30307853
基于FPGA的微流控芯片电泳控制系统设计
设计一套基于FPGA的微流控芯片的电泳控制系统。该系统采用具有大量控制端口的FPGA作为系统的控制芯片,同时为了节约控制端口,选取串行控制的A/D与D/A芯片;采用USB2.0高速传输接口与上位机通信,满足了实施控制与数据上传的要求
所属分类:
其它
发布日期:2020-07-23
文件大小:86016
提供者:
weixin_38724663
基于FPGA的ARM并行总线设计与仿真分析
在数字系统的设计中,FPGA+ARM的系统架构得到了越来越广泛的应用,FPGA主要实现高速数据的处理;ARM主要实现系统的流程控制。人机交互。外部通信以及FPGA控制等功能。I2C、SPI等串行总线接口只能实现FPGA和ARM之间的低速通信; 当传输的数据量较大。要求高速传输时,就需要用并行总线来进行两者之间的高速数据传输。
所属分类:
其它
发布日期:2020-08-31
文件大小:145408
提供者:
weixin_38717870
基于FPGA的串行通信控制系统的设计
在Altera Cyclone II平台上采用“自顶向下”的模块化设计思想及VHDL硬件描述语言,设计了串行通信控制系统。在Quartus II软件上编译、仿真后下载到FPGA芯片EP2C5Q208上,进行在线编程调试,实现了串行通信控制功能。基于FPGA的系统设计调试维护方便、可靠性高,而且设计具有灵活性,可以方便地进行扩展和移植。
所属分类:
其它
发布日期:2020-10-22
文件大小:253952
提供者:
weixin_38523728
嵌入式系统/ARM技术中的基于FPGA 的ARM 并行总线研究与仿真
摘要:通过EP2C20Q240 器件和LPC2478 处理器,研究ARM 应用系统外部并行总线的工作原理和时序特性,以及在FPGA 中进行双向总线设计的原则,设计并实现了FPGA 并行总线.借助Quartus II 仿真工具,对FPGA 并行总线进行了时序仿真,并用SignalTap II 逻辑分析仪进行在线测试,验证设计的正确性. 0 引言 在数字系统的设计中,FPGA+ARM 的系统架构得到了越来越广泛的应用,FPGA 主要实现高速数据的处理;ARM 主要实现系统的流程控制.人机
所属分类:
其它
发布日期:2020-10-20
文件大小:184320
提供者:
weixin_38557727
基于FPGA的多通道SSI通信控制器设计
采用VHDL硬件描述语言,以Xilinx公司的FPGA为设计平台,设计实现了以开源软核MC8051为核心的控制单元,控制4路SSI协议模块的SoPC架构的通信控制器,并对通信控制器进行了功能仿真与验证。该控制器可灵活进行IP核模块扩展,并可作为外围处理机与TI公司TMS320C6000系列DSP进行互连通信,将慢速串行通信任务进行分离,从而减轻DSP的负担,提高系统的整体性能。
所属分类:
其它
发布日期:2020-10-20
文件大小:386048
提供者:
weixin_38732924
接口/总线/驱动中的基于FPGA的车电总线接口技术研究
导读:为提高集成架构中车电总线通信速率,结合综合化处理系统项目要求,采用双总线结合的方式,利用CAN总线和FlexRay总线实现功能及搭配上的互补,提出一种基于现场可编程门阵列(FPGA)的总线接口单元设计方案。通过FPGA完成CAN总线控制器、FlexRay总线控制器、RapidIO总线接口等模块功能,实现高速接口的控制和扩展,并使模块接口具备可配置能力。测试结果表明,CAN接口及FlexRay接口在指定的波特率下均工作正常,满足项目要求的各项性能指标。 1 概述 CAN
所属分类:
其它
发布日期:2020-10-20
文件大小:557056
提供者:
weixin_38711643
基于FPGA的RCN226绝对式编码器通信接口设计
光电码盘是一种基本的位置、速度检测反馈单元,非常广泛地应用于变频器、直流伺服、交流伺服等系统的闭环控制中。为了减小体积,绝对式编码器一般采用串行通信方式输出绝对编码,针对伺服电机控制等高端场合,为了满足快速的电流环、速度环、位置环的控制需要,编码输出的速度又应该非常快,这些不利因素都对绝对式编码的接收增加了难度。
所属分类:
其它
发布日期:2020-10-18
文件大小:206848
提供者:
weixin_38633083
基于FPGA的IRIG-B编码器实现
我国靶场测量、工业控制、电力系统测量与保护、计算、通信、气象等测试设备均采用国际标准IRIG-B格式的时间码(简称B码)作为时间同步标准。B码是一种串行的时间格式.分为直流码(DC码)和交流码(AC码)两种,其格式和码元定时在文献中有详细描述。本文介绍一种基于FPGA并执行IRIG-B标准的AC/DC编码技术,与基于MCU或者DSP和数字逻辑电路实现的编码方法相比,该技术可以大大降低系统的设计难度,降低成本,提高B码的精确性和系统灵活性。
所属分类:
其它
发布日期:2020-10-24
文件大小:394240
提供者:
weixin_38569219
基于FPGA的绝对式编码器通信接口设计
0引言光电码盘是一种基本的位置、速度检测反馈单元,非常广泛地应用于变频器、直流伺服、交流伺服等系统的闭环控制中。为了减小体积,绝对式编码器一般采用串行通信方式输出绝对编码,针对伺服电机控制等高端场合,为了满足快速的电流环、速度环、位置环的控制需要,编码输出的速度又应该非常快,这些不利因素都对绝对式编码的接收增加了难度。绝对式编码器厂家大多为其编码器配套了接收芯片,实现串行编码到并行编码的转换,便于控制器的读取操作。但是此类芯片通常价格比较昂贵,大约占绝对式编码器价格的四分之一。目前国内外高端交流
所属分类:
其它
发布日期:2020-10-24
文件大小:287744
提供者:
weixin_38721405
EDA/PLD中的基于FPGA的BiSS协议光电编码器通信模块设计
引言 位置编码器是工业自动控制中重要的反馈环节执行元件。位置编码器按工作方式分为绝对式和增量式两种。绝对位置式编码器的数据输出一般采用串行通信的方式[1]。位置编码器的通信速度,在一定程度上影响闭环系统的时间常数。德国IC-Haus公司提出的BiSS(Bidirectional Synchronous Serial)协议是一种新型的可自由使用的开放式同步串行通信协议[2],使用该协议通信波特率可以达到10Mbps,达到RS422接口总线的波特率上限[3],是其它一些同类常用串行通信协议(如
所属分类:
其它
发布日期:2020-11-11
文件大小:253952
提供者:
weixin_38702844
EDA/PLD中的基于FPGA的IRIG-B编码器的设计
我国靶场测量、工业控制、电力系统测量与保护、计算、通信、气象等测试设备均采用国际标准IRIG-B格式的时间码(简称B码)作为时间同步标准。B码是一种串行的时间格式,分为直流码(DC码)和交流码(AC码)两种,其格式和码元定时在文献[1]中有详细描述。本文介绍一种基于FPGA并执行IRIG-B标准的AC/DC编码技术,与基于MCU或者DSP和数字逻辑电路实现的编码方法相比,该技术可以大大降低系统的设计难度,降低成本,提高B码的精确性和系统灵活性。 在此,组合GPS引擎和FPGA,得到B码的编
所属分类:
其它
发布日期:2020-11-07
文件大小:303104
提供者:
weixin_38688969
EDA/PLD中的基于FPGA的UARTl6550的设计
1 引 言 UART(Universal Asynchronous Receiver/Transmitter,通用异步收发器)是用于控制CPU与串行设备通信的芯片,将由CPU传送过来的并行数据转换为输出的串行数据流。将系统外部来的串行数据转换为字节,供系统内部使用并行数据的器件使用。他可以在输出的串行数据流中加人奇偶校验位和启停标记,并对从外部接收的数据流进行奇偶校验以及删除启停标记。常见UART主要有INS8250,PC16450和PCI6550,其中16550发送和接收都带有16 B
所属分类:
其它
发布日期:2020-12-07
文件大小:114688
提供者:
weixin_38731385
基于FPGA的UARTl6550的设计
1 引 言 UART(Universal Asynchronous Receiver/Transmitter,通用异步收发器)是用于控制CPU与串行设备通信的芯片,将由CPU传送过来的并行数据转换为输出的串行数据流。将系统外部来的串行数据转换为字节,供系统内部使用并行数据的器件使用。他可以在输出的串行数据流中加人奇偶校验位和启停标记,并对从外部接收的数据流进行奇偶校验以及删除启停标记。常见UART主要有INS8250,PC16450和PCI6550,其中16550发送和接收都带有16 B
所属分类:
其它
发布日期:2021-01-19
文件大小:128000
提供者:
weixin_38680308
基于FPGA的BiSS协议光电编码器通信模块设计
引言 位置编码器是工业自动控制中重要的反馈环节执行元件。位置编码器按工作方式分为式和增量式两种。位置式编码器的数据输出一般采用串行通信的方式[1]。位置编码器的通信速度,在一定程度上影响闭环系统的时间常数。德国IC-Haus公司提出的BiSS(Bidirectional Synchronous Serial)协议是一种新型的可自由使用的开放式同步串行通信协议[2],使用该协议通信波特率可以达到10Mbps,达到RS422接口总线的波特率上限[3],是其它一些同类常用串行通信协议(如SSI,
所属分类:
其它
发布日期:2021-01-19
文件大小:333824
提供者:
weixin_38715721
基于FPGA的IRIG-B编码器的设计
我国靶场测量、工业控制、电力系统测量与保护、计算、通信、气象等测试设备均采用国际标准IRIG-B格式的时间码(简称B码)作为时间同步标准。B码是一种串行的时间格式,分为直流码(DC码)和交流码(AC码)两种,其格式和码元定时在文献[1]中有详细描述。本文介绍一种基于FPGA并执行IRIG-B标准的AC/DC编码技术,与基于MCU或者DSP和数字逻辑电路实现的编码方法相比,该技术可以大大降低系统的设计难度,降低成本,提高B码的性和系统灵活性。 在此,组合GPS引擎和FPGA,得到B码的编码输
所属分类:
其它
发布日期:2021-01-19
文件大小:400384
提供者:
weixin_38689922
«
1
2
3
»