注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 单片机应用技术选编（7）

  2. 内容简介 　　 《单片机应用技术选编》(7) 选编了1998年国内50种科技期刊中有关单片机开发应用的文 章共510篇，其中全文编入的有113篇，摘要编入的397篇。全书共分八章，即单片机综合 应用技术；智能仪表与测试技术；网络、通信与数据传输；可靠性与抗干扰技术；控制系统 与功率接口技术；电源技术；实用设计；文章摘要。 　　 本书具有重要实用价值，书中介绍的新技术、新器件以及单片机应用系统的软、硬件资 料有助于减少产品研制过程中的重复性劳动，提高单片机应用技术水平，是从事单片机应用 开发技

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：13631488
    • 提供者：zgraeae

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16777216
    • 提供者：qq_30307853

  1. LATTICE开发板原理图测试代码软件使用以及中文资料2.pdf

  2. [原创] LATTICE开发板原理图测试代码软件使用以及中文资料 [复制链接]器件的主要特性 非易失,无限次重构 瞬时上电,数微秒 单片,无外部配置存储器 很高的设计安全性,不能戳取位流 用数毫秒重构基于SRM的逻辑 通过系统配置和JTAG口对SRM和非易失存储器编程 支持非易失存储跽的后台编程 睡眠模式 静态电流减小100倍 TransFR重构 系统正常工作时,可进行现场更新逻辑 大量I/0 -256到2280查找表 73到271个I/(0,有多种封装选择 支持密度迂移 无铅的、符合ROHS标

  3. 所属分类：专业指导

    • 发布日期：2019-08-31
    • 文件大小：456704
    • 提供者：drjiachen

  1. 基于FPGA的多时钟片上网络设计

  2. 本文介绍了一个基于FPGA 的高效率多时钟的虚拟直通路由器，通过优化中央仲裁器和交叉点矩阵，以争取较小面积和更高的性能。同时，扩展路由器运作在独立频率的多时钟NoC 架构中，并在一个3×3Mesh 的架构下实验，分析其性能特点，比较得出多时钟片上网络具有更高的性能。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：130048
    • 提供者：weixin_38589812

  1. 一种基于FPGA的多时钟片上网络研究与设计

  2. 在FPGA上设计一个高性能、灵活的、面积小的通信体系结构是一项巨大的挑战。大多数基于FPGA的片上网络...

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：142336
    • 提供者：weixin_38522795

  1. 基于FPGA 的多时钟片上网络设计

  2. 随着技术的发展和进步，基于FPGA 的片上网络研究成为相关领域研究热点。大多数基于FPGA 的片上网络设计都是在单一时钟下进行， 整个网络的性能将会因统一时钟的限制而 降低。介绍基于Xilinx 公司的Virtex-4 平台下的一个多时钟片上网络的设计，以及比较片上网络在单一时钟和多时钟下的性能。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：168960
    • 提供者：weixin_38729438

  1. 基于FPGA的多时钟片上网络设计

  2. 在FPGA上设计一个高性能、灵活的、面积小的通信体系结构是一项巨大的挑战。大多数基于FPGA的片上网络都是运行在一个单一时钟下。随着FPGA技术的发展，Xilinx公司推出了Virtex-4平台。该平台支持同一时间内32个时钟运行[1]，也就是说每个片上网络的内核可以在一个独立的时钟下运行， 从而使每个路由器和IP核都运行在最佳频率上。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：128000
    • 提供者：weixin_38720322

  1. EDA/PLD中的基于FPGA 的多时钟片上网络设计

  2. 在FPGA 上设计一个高性能、灵活的、面积小的通信体系结构是一项巨大的挑战。大多数基于FPGA 的片上网络都是运行在一个单一时钟下。随着FPGA 技术的发展，Xilinx 公司推出了Virtex-4 平台。该平台支持同一时间内32 个时钟运行，也就是说每个片上网络的内核可以在一个独立的时钟下运行， 从而使每个路由器和IP 核都运行在最佳频率上。因此适用于设计多时钟片上网络，实现高性能分组交换片上网络。 　　1 多时钟片上网络架构的分析 　　片上网络结构包含了拓扑结构、流量控制、路由、缓冲以及

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：154624
    • 提供者：weixin_38589150

  1. 基于FPGA 的多时钟片上网络设计

  2. 在FPGA 上设计一个高性能、灵活的、面积小的通信体系结构是一项巨大的挑战。大多数基于FPGA 的片上网络都是运行在一个单一时钟下。随着FPGA 技术的发展，Xilinx 公司推出了Virtex-4 平台。该平台支持同一时间内32 个时钟运行，也就是说每个片上网络的内核可以在一个独立的时钟下运行， 从而使每个路由器和IP 核都运行在频率上。因此适用于设计多时钟片上网络，实现高性能分组交换片上网络。 　　1 多时钟片上网络架构的分析 　　片上网络结构包含了拓扑结构、流量控制、路由、缓冲以及仲裁

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：167936
    • 提供者：weixin_38737144