注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA 技术实用教程

  2. 目 录 第1 章 概述.......................................................................................................................... 1 1.1 EDA 技术及其发展................................................................................................ 1

  3. 所属分类：硬件开发

    • 发布日期：2009-08-24
    • 文件大小：6291456
    • 提供者：sfhgky

  1. DSP接口电路设计与编程

  2. 内容简介 本书以ADSP2106x、ADSP2116x系列高性能浮点DSP为主，介绍了以数字信号处理器(DSP)为核心的实时数字信号处理的系统设计，详细论述了DSP与多种外围接口电路的设计方法，包括各种存储器、模数和数模转换电路、异步串行接口、地址/数据复用总线、扩展I/O、CPCI总线，以及相关的软件编程和调试方法，还介绍了高速数字电路、数模混合电路的印制板设计方法。 本书面向通信、雷达和电子工程类领域的科研和工程设计人员以及相关专业的研究生和高年级本科生。 目录 第1章 DSP的结构和功能

  3. 所属分类：硬件开发

    • 发布日期：2009-09-26
    • 文件大小：10485760
    • 提供者：menglimin

  1. 单片机应用技术选编（7）

  2. 内容简介 　　 《单片机应用技术选编》(7) 选编了1998年国内50种科技期刊中有关单片机开发应用的文 章共510篇，其中全文编入的有113篇，摘要编入的397篇。全书共分八章，即单片机综合 应用技术；智能仪表与测试技术；网络、通信与数据传输；可靠性与抗干扰技术；控制系统 与功率接口技术；电源技术；实用设计；文章摘要。 　　 本书具有重要实用价值，书中介绍的新技术、新器件以及单片机应用系统的软、硬件资 料有助于减少产品研制过程中的重复性劳动，提高单片机应用技术水平，是从事单片机应用 开发技

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：13631488
    • 提供者：zgraeae

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. 基于FPGA的高速FIFO电路设计

  2. 在大容量高速采集系统项目的开发过程中，FPGA作为可编程逻辑器件，设计灵活、可操作性强，是高速数字电路设计的核心器件。由于FPGA内嵌存储器的容量有限，通常不能够满足实际设计电路的需求，需要外接SRAM、SDRAM、磁盘阵列等大容量存储设备。本文主要介绍高速FIFO电路在数据采集系统中的应用，相关电路主要有高速A/D转换器、FPGA、SDRAM存储器等。A/D输出的数据流速度快，经过FPGA降速后，位数宽，速度仍然很高，不能直接存储到外部存储器。在设计时，要经过FIFO缓存，然后才能存储到外部

  3. 所属分类：硬件开发

    • 发布日期：2010-06-17
    • 文件大小：192512
    • 提供者：hhzzhh0502

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8388608
    • 提供者：sundyqt

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. 入门学习EDA实验指导书

  2. 入门学习EDA实验指导书 实验1 2选1多路选择器的VHDL设计 实验2 含异步清零和同步时钟使能的加法计数器设计 实验3 1位全加器原理图输入设计 实验4 2位十进制频率计原理图输入设计 实验5 7段数码显示译码器设计 实验6 数控分频器的VHDL设计 实验7 正弦信号发生器设计 实验8 基于状态机的ADC0809采样控制电路设计 实验9 循环冗余（CRC）模块设计 实验10 基于流水线技术的高速数字相关器设计 实验11 基于直接数字合成器（DDS）的正弦波形发生器设计 实验12 数字钟

  3. 所属分类：硬件开发

    • 发布日期：2018-08-06
    • 文件大小：7340032
    • 提供者：weixin_41048140

  1. 基于DSP和FPGA的并行处理系统硬件设计

  2. 数字信号处理技术已广泛应用于通信、雷达、声纳、遥感、图形图像处理和 语音处理等领域，对于越来越复杂的二维、三维甚至四维的图像处理，需要处理 系统能够运行复杂的算法。对于通信、雷达等高端设备需要在极短的时间内完成 信号的处理分析，对处理器性能要求越来越高，例如语音算法需要每秒完成几千 万到几亿次运算，视频和图像算法需要每秒完成几亿到几十亿次运算，而雷达信 号的处理算法更需要每秒完成几十亿到几百亿次运算 [1] 。这些算法复杂度高、实 时性强，而且部分算法必须采用浮点运算才能完成，因此需要设计具有

  3. 所属分类：硬件开发

    • 发布日期：2018-01-13
    • 文件大小：5242880
    • 提供者：drjiachen

  1. 2006测试测量和自动化解决方案文集.pdf

  2. 2006测试测量和自动化解决方案文集pdf,该资料是基于计算机的测试测量和自动化应用方案2006年优秀论文的合订本，包含全部获奖论文。LabV正W特别奖 基丁虚拟仪器的发动机试验台架系统.… 行业:汽车 院校特别奖 基于LabⅤIEW的智能车仿真平台 64 行业:高校/教育 N系统联盟商特别奖 采用N模块化仪器构建业界领先的RFID测试系统. .67 行业:电信 一等奖 汽车 基于N产品的高压共轨柴油机电控单元测试系统的开发 作者:杭勇杨明陆娟 职务:高级工程师 公司:一汽无锡油泵油嘴研究所

  3. 所属分类：其它

    • 发布日期：2019-10-09
    • 文件大小：77594624
    • 提供者：weixin_38743481

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16777216
    • 提供者：qq_30307853

  1. 基于FPGA技术的数字相关器的设计与实现

  2. 同步在通信系统中占有非常重要的地位，同步系统性能的高低在很大程度上决定了通信系统的质量，甚至通信的成败。相关器是同步系统的关键部件之一，因此，要求相关器须有比其它部件更高的可靠性。实际应用中，相关器可用软件实现也可用硬件电路实现，后者更适合于高速数据通信中的相关检测。本文在总结一般数字相关器设计的基础上，设计实现了一种高性能的数字相关器。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：114688
    • 提供者：weixin_38625192

  1. 基于DDS芯片的相位相关双通道信号源设计

  2. 采用直接数字频率合成（DDS）芯片AD9854设计了一种任意相位相关双通道信号源，利用FPGA可编程器件实现逻辑控制。该信号源可输出两路相干、同频、相位差可设定的正弦信号。同时，利用DDS器件内置的高速比较器及外围信号调理电路，也可同时输出三角波和方波信号。其输出频率范围为0~150 MHz，频率分辨率为1 μHz,相位调节分辨率可达0.022°。实测结果表明，该系统输出信号频率稳定度高、相位差精确。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：253952
    • 提供者：weixin_38613640

  1. 元器件应用中的基于流水线加法器的数字相关器设计

  2. 0引言 　　数字相关器是扩频通信体制下数字中频接收机核心部件之一，在数字扩频通信系统中应用广泛，但由于受数字信号处理器件速度限制，无法应用于高速宽带通信系统。其中一个重要原因是高位数的加法器进位延迟过大，使得在一个采样时钟节拍内无法完成一次累加运算，而导致相关运算错误。随着FPGA技术的快速发展，器件速度的不断提升，这一问题一定程度得到改善，但仍然无法满足高位数扩频码、高采样速率和大动态范围的数字相关器的工程实现，因此必须采用优化算法最大限度地减少加法器进位操作，从而降低电路延迟对数字相关处理

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：158720
    • 提供者：weixin_38552871

  1. EDA/PLD中的基于FPGA的高速数字相关器设计

  2. 摘要：在数字通信的数据传输过程中，需要保持数据在传输过程中的同步，因此要在数据传输过程中插入帧同步字进行检测，从而有效避免发送数据和接收数据在传输过程中出现的异步问题。文中提出了一种采用流水线技术、基于 FPGA设计高速数字相关器的方法。仿真结果表明设计方案是可行的。 　　在数字通信系统中，常用一个特定的序列作为数据开始的标志，称为帧同步字。在数字传输的过程中，发送端要在发送数据之前插入帧同步字。接收机需要在已解调的数据流中搜寻帧同步字，以确定帧的位置和帧定时信息。帧同步字一般为一系列连续的码

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：198656
    • 提供者：weixin_38742927

  1. 通信与网络中的基于FPGA技术的数字相关器的设计与实现

  2. 1　引　言　　        同步在通信系统中占有非常重要的地位,同步系统性能的高低在很大程度上决定了通信系统的质量,甚至通信的成败。相关器是同步系统的关键部件之一,因此,要求相关器须有比其它部件更高的可靠性。实际应用中,相关器可用软件实现也可用硬件电路实现,后者更适合于高速数据通信中的相关检测。本文在总结一般数字相关器设计的基础上,设计实现了一种高性能的数字相关器。           数字相关器的一般原理如图1所示。   图1  数字相关器的一般原理 　　相关器以数倍

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：99328
    • 提供者：weixin_38526208

  1. 基于FPGA的多种量化二元数字干涉仪

  2. 相关器是综合孔径微波辐射计系统的核心部件。数字相关器集成度高，重量、体积较小，在辐射计的星载应用上具有更多的优势。粗糙的量化引入了量化噪声，使得系统灵敏度降低；高阶量化则会大量增加系统开支。为了研究低阶量化对于辐射计灵敏度的影响，本文利用FPGA设计实现了一个二至八阶量化的多种量化二元数字干涉仪。使用8-bit A/D 转换器对信号进行高速采样，并用FPGA实现信号的二次量化和数字相关。该系统的实验结果和理论及仿真结果基本一致，证明该设计正确可行。

  3. 所属分类：其它

    • 发布日期：2021-01-28
    • 文件大小：1048576
    • 提供者：weixin_38652058

  1. 基于FPGA的高速数字相关器设计

  2. 摘要：在数字通信的数据传输过程中，需要保持数据在传输过程中的同步，因此要在数据传输过程中插入帧同步字进行检测，从而有效避免发送数据和接收数据在传输过程中出现的异步问题。文中提出了一种采用流水线技术、基于 FPGA设计高速数字相关器的方法。仿真结果表明设计方案是可行的。 　　在数字通信系统中，常用一个特定的序列作为数据开始的标志，称为帧同步字。在数字传输的过程中，发送端要在发送数据之前插入帧同步字。接收机需要在已解调的数据流中搜寻帧同步字，以确定帧的位置和帧定时信息。帧同步字一般为一系列连续的码

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：259072
    • 提供者：weixin_38719540