注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于EDA技术的数字频率计设计

  2. 基于EDA技术的数字频率计设计，有VHDL代码，及仿真图

  3. 所属分类：嵌入式

    • 发布日期：2009-11-30
    • 文件大小：436224
    • 提供者：c639915337

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. 基于VHDL的数字频率计的设计

  2. 基于VHDL的数字频率计的设计 论文 VHDL 数字频率计 EDA MAX+PLUSⅡ

  3. 所属分类：专业指导

    • 发布日期：2010-06-09
    • 文件大小：273408
    • 提供者：jerryfzwyj

  1. 基于VHDL的数字频率计的设计

  2. 本设计采用EDA技术，利用测频法的原理和VHDL语言，采用自顶向下的设计方法，实现了1Hz～10kHz测量范围的四位十进制的数字频率计，并在MAX+PLUSⅡ软件平台下对设计项目进行的了编译和时序仿真。

  3. 所属分类：硬件开发

    • 发布日期：2011-04-22
    • 文件大小：218112
    • 提供者：cy601987107

  1. 基于VHDL的数字频率计设计

  2. 基于VHDL的数字频率计设计,希望这个文档对大家有所帮助。

  3. 所属分类：专业指导

    • 发布日期：2011-05-17
    • 文件大小：328704
    • 提供者：csz315170665

  1. 基于VHDL的数字频率计的设计

  2. 基于VHDL的在Quartus2平台上实现的数字频率计

  3. 所属分类：其它

    • 发布日期：2012-07-17
    • 文件大小：269312
    • 提供者：xinxianyq

  1. 基于EDA的数字频率计系统设计

  2. 基于EDA的数字频率计系统设计 摘 要：本课题设计了一种具有多种功能和多种测量精度的数字频率计系统，采用VHDL硬件描述语言编程，并用FPGA实现。本设计选择以FPGA集成芯片为核心器件，以触发器和计数器为核心，由信号输入、放大、整形、计数、数据处理和数据显示等功能模块组成。因此，本课题的研究结合了FPGA控制、七段数码管字符显示和波形的整形放大等相关知识。设计平台为Altera公司的Quartus II 8.0软件，采用Altera公司的Cyclone系列FPGA实现。 本文详细介绍了数字频

  3. 所属分类：嵌入式

    • 发布日期：2012-08-06
    • 文件大小：1048576
    • 提供者：liupingtoday

  1. 基于VHDL的数字频率计的设计

  2. 用VHDL语言来构建各个模块，最后用原理图来搭建，最大可以测量999KHZ的频率，并且用功能仿真测试通过

  3. 所属分类：嵌入式

    • 发布日期：2013-07-15
    • 文件大小：2097152
    • 提供者：ab15971717396

  1. 基于VHDL的数字频率计设计

  2. 基于VHDL的数字频率计设计(不是本人的，在一期刊摘录)

  3. 所属分类：专业指导

    • 发布日期：2008-11-08
    • 文件大小：177152
    • 提供者：tianrenyinxue

  1. 基于VHDL的数字频率计的设计

  2. 不是本人的，是期刊摘录 使用V HDL 语言来设计数字频率计, 给出了原理图和仿真图形, 所设计的电路通过硬件仿真, 下 载到目标器件上运行, 能够满足测量频率的要求, 具有理论与实践意义, 实现了电子电路自动化( EDA) 的过程。 不是本人的，是期刊摘录

  3. 所属分类：嵌入式

    • 发布日期：2008-11-08
    • 文件大小：1048576
    • 提供者：tianrenyinxue

  1. 基于VHDL语言数字频率计的设计.pdf

  2. 本报告介绍了一种以大规模可编程逻辑芯片为设计载体，由顶到底分层设计，多功能数字频率计的设计方法。该频率计采用 VHDL语言程序与原理图相结合的方法，极大地减少了硬件资源占用。该数字频率计测量范围为 0 到 9999HZ，基准频率为 1HZ，结果用 4 只 7 段数码管显示十进制结果。中间用到了设置控制电路、计数电路、锁存电路和译码电路等模块。仿真结果表明，该数字频率计性能优异，设计语言灵活，硬件更简单，速度更快 。

  3. 所属分类：嵌入式

    • 发布日期：2020-05-17
    • 文件大小：1048576
    • 提供者：dozo_shen

  1. 基于FPGA自适应数字频率计的设计与实现

  2. 绍一种以FPGA（Field Programmable Gate Array）为核心，基于硬件描述语言VHDL的数字频率计设计与实现。在介绍频率测量的原理和测量方法的基础上，针对所设计的频率计需简单易用的要求，采用FPGA和简单的外围电路使系统具有体积小、可靠性高、灵活性强及价格低廉等特点，同时还具有易于升级的特点。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：238592
    • 提供者：weixin_38670983

  1. 基于FPGA自适应数字频率计的设计

  2. 本文介绍一种以FPGA为核心，基于硬件描述语言VHDL的数字频率计设计与实现。

  3. 所属分类：其它

    • 发布日期：2020-08-03
    • 文件大小：83968
    • 提供者：weixin_38519060

  1. 基于VHDL的数字系统层次化设计方法

  2. 通过对数字频率计系统的设计，介绍了基于VHDL语言的数字系统层次化设计方法。首先将数字系统按功能划分为不同的模块，各模块电路的设计通过VHDL语言编程实现，然后建立顶层电路原理图。使用MAX+PLUS II开发软件完成设计输入、编译、逻辑综合和功能仿真，最后在CPLD上实现数字系统的设计。结果表明，使用这种设计方法可以大大地简化硬件电路的结构，具有可靠性高、灵活性强等特点。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：215040
    • 提供者：weixin_38701340

  1. 基于VHDL的数字系统层次化设计方法

  2. 通过对数字频率计系统的设计，介绍了基于VHDL语言的数字系统层次化设计方法。首先将数字系统按功能划分为不同的模块，各模块电路的设计通过VHDL语言编程实现，然后建立顶层电路原理图。使用MAX+PLUS II开发软件完成设计输入、编译、逻辑综合和功能仿真，最后在CPLD上实现数字系统的设计。结果表明，使用这种设计方法可以大大地简化硬件电路的结构，具有可靠性高、灵活性强等特点。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：215040
    • 提供者：weixin_38728555

  1. EDA/PLD中的基于FPGA平均值原理相位差计的设计

  2. 相位差的测量在研究网络特性中具有重要作用，如何快速、精确地测量相位差已成为生产科研中的重要课题。测量相位差的方法很多，有集成电路设计的，也有采用数字信号处理(DSP)实现的，现在普遍采用电子计数式的方法。但传统的瞬时相位差计，需要用锁相环电路锁相跟踪被测信号，廉价的低端FPGA芯片无法完成，同时被测信号的频率范围也限制在低频内，为了解决上述问题，提出平均值相位差计的原理，并采用VHDL语言编程，FPGA芯片实现，巧妙地简化了锁相跟踪电路，扩展了被测信号的频率范围，提高相位差计的性能参数，也大大降

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：360448
    • 提供者：weixin_38738506

  1. EDA/PLD中的基于EDA技术的数字频率计的设计

  2. 0 引 言 　　EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，最终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。 　　本文以Max+PlusⅡ软件为设计平台，采用VHDL语言实现数字频率计的整体设计。 　　1 工作原理 　　众所周知，频率信号易于传输，抗干扰性强，可以获得较

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：292864
    • 提供者：weixin_38608189

  1. EDA/PLD中的基于高速串行BCD码除法的数字频率计的设计

  2. 摘要：介绍了在PPGA芯片上实现数字频率计的原理。对各种硬件除法进行了比较，提出了高速串行BCD码除法的硬件算法，并将其应用在频率计设计中。 关键词：频率测量 周期测量 FPGA VHDL 状态机数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。在不更改硬件电路的基础上，对系统进行各种改进还可以进一步

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：91136
    • 提供者：weixin_38702726

  1. 基于FPGA平均值原理相位差计的设计

  2. 相位差的测量在研究网络特性中具有重要作用，如何快速、地测量相位差已成为生产科研中的重要课题。测量相位差的方法很多，有集成电路设计的，也有采用数字信号处理(DSP)实现的，现在普遍采用电子计数式的方法。但传统的瞬时相位差计，需要用锁相环电路锁相跟踪被测信号，廉价的低端FPGA芯片无法完成，同时被测信号的频率范围也限制在低频内，为了解决上述问题，提出平均值相位差计的原理，并采用VHDL语言编程，FPGA芯片实现，巧妙地简化了锁相跟踪电路，扩展了被测信号的频率范围，提高相位差计的性能参数，也大大降低了

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：516096
    • 提供者：weixin_38680811

  1. 基于EDA技术的数字频率计的设计

  2. 0 引 言 　　EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。 　　本文以Max+PlusⅡ软件为设计平台，采用VHDL语言实现数字频率计的整体设计。 　　1 工作原理 　　众所周知，频率信号易于传输，抗干扰性强，可以获得较好

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：414720
    • 提供者：weixin_38673909
« 12 3 »