点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 基础电子中的同步管道突发式SRAM
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
基础电子中的同步突发式SRAM
同步突发式SRAM的内部框图如图所示,它与同步管道突发式SRAM基本相同,不同之处只是在输出缓冲器中没有配置锁存器。 图 同步突发式SRAM的内部框图 因为没有锁存器,所以数据比管道突发类型的SRAM提前一个时钟输出。但另一方面,它很难提高时钟频率。前面曾例举的Cypress公司的同步管道突发式SRAM的时钟频率最高为166MHz,但相同系列的同步突发式SRAM的频率最高却只有117MHz。 在个人计算机的外部缓冲器中一般都使用了同步管道突发式SRAM,而同步突发
所属分类:
其它
发布日期:2020-11-14
文件大小:59392
提供者:
weixin_38621630
基础电子中的实际的同步管道突发式SRAM
下面我们看一下实际的同步管道突发式SRAM,这次我们作为实例的产晶是Cypress公司的128K×36位的CY7C1347B。之所以采用36位而不是32位,是因为考虑到每隔8位(一个字节)能进行验证的情况。 CY7C1347B的内部框图如图1所示,信号种类如图2所示。这些信号除了以一字节为单位进行写人操作的BW″信号以外,还包括进行onJL位整体写入操作的GW。在CPU的突发周期中,当可以一次性更新1字大小(36位)的数据时使用GW;当从外部更新1字节或2字节大小的数据时使用BW刀信号,这
所属分类:
其它
发布日期:2020-11-14
文件大小:179200
提供者:
weixin_38569651
基础电子中的同步管道突发式SRAM
同步管道突发式SRAM大体的结构如图所示。这种类型的SRAM需要考虑适应CPU的突发传输模式,图中“突发控制”部分就是为此设计的电路。 图 同步管道突发式SRAM的内部框图 现在的CPU都在内部装载高速缓冲存储器,以便于提高对连续区域的存取效率。即使针对外部总线,也设计了类似提高对连续区域存取效率的总线周期,该总线周期称为突发传输周期。 在突发传输周期中,虽然通常是将连续4字的数据汇总后进行传输,但只要知道开始地址,之后就可确定存取地址的顺序。因此,像通常存储器的存取方式那样
所属分类:
其它
发布日期:2020-11-14
文件大小:78848
提供者:
weixin_38713801
基础电子中的同步突发式SRAM的突发读操作
同步突发式SRAM的突发读操作如图所示,与单一读操作相同,因为突发读操作也是在赋予地址的下一个时钟且ADV有效时,在一个时钟之后输出下一地址的数据。所以,与管道突发类型相比,整体上形成缩短了一个时钟的操作波形。 图 同步突发式SRAM的突发读操作 图中,在利用ADSP的突发读操作之后,追随利用ADSC的单一读周期。在不需要(已经指示到最终地址)ADV有效的过程中,由于下一地址被赋予,因此第4次的数据的读操作与赋予下一个存取地址的ADSC将同时进行。 欢迎转载,信息来源维库
所属分类:
其它
发布日期:2020-11-14
文件大小:82944
提供者:
weixin_38609453
基础电子中的同步突发式SRAM的单一读操作
同步突发SRAM的单一读操作如图所示,与同步管道突发式SRAM不同的是,数据是在ADSP有效的下一个时钟中输出的。 图 同步突发SRAM的单—读操作 欢迎转载,信息来源维库电子市场网(www.dzsc.com) 来源:ks99
所属分类:
其它
发布日期:2020-11-14
文件大小:65536
提供者:
weixin_38614417
基础电子中的实际的同步突发式SRAM
我们将Cypress公司的CY7C1345B作为同步突发式SRAM的实例,它具有与CY7C1347B相同的128K×36位的结构,其内部框图如图所示。由框图可知,与CY7C1347B相比,除了没有输出寄存器以外,其他完全相同,只是将控制信号等BWn改名为BWSn,其他方面完全相同,请参照同步管道突发式SRAM的说明。 图 CY7C1347B的内部框图 另外,从框图我们可知,同步突发式SRAM的写人周期与同步管道突发式SRAM的相同,所以在此我们只说明读操作。 来源:ks99
所属分类:
其它
发布日期:2020-11-14
文件大小:97280
提供者:
weixin_38678406