注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 复接技术，主要是二次群的帧结构复接与分接

  2. 复接技术，主要是二次群的帧结构复接与分接

  3. 所属分类：硬件开发

    • 发布日期：2009-06-01
    • 文件大小：1048576
    • 提供者：flanix

  1. 数字复接与准同步数字体系PDH

  2. 很详细的分析数字复接技术！很详细的分析数字复接技术！很详细的分析数字复接技术！

  3. 所属分类：网络基础

    • 发布日期：2011-03-17
    • 文件大小：1048576
    • 提供者：t71987

  1. 语音数据复接技术

  2. 语音数据复接技术，硬件开发技术，FPGA开发

  3. 所属分类：硬件开发

    • 发布日期：2014-07-31
    • 文件大小：261120
    • 提供者：sinat_18725543

  1. 基于CPLD的多路数字信号复接分接技术与实现

  2. 数字复接分接技术是数字通信中的一项重要技术。为了提高数字通信系统的信道利用率及准确率，本文提出了一种8路数字信号的复接分接系统设计方案。方案主要采用乒乓操作解决低速数据采集高速输出的数据丢失问题。

  3. 所属分类：硬件开发

    • 发布日期：2018-01-11
    • 文件大小：885760
    • 提供者：shuting_42

  1. 继电保护信号数字复接接口装置说明书

  2. MUX-64C继电保护信号数字复接接口装置说明书

  3. 所属分类：网络设备

    • 发布日期：2012-10-26
    • 文件大小：13312
    • 提供者：liontianna

  1. 一种宽带复接器的设计与实现

  2. 本文首先介绍DVB-C数据广播系统的基本结构,接着详细分析TS复接器在整个系统中的重要性与功能,然后详细说明利用DSP(数字信号处理器)与FPGA(现场可编程门阵列)相结合的一个实现方案,阐明了其中的设计方法和系统结构。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：80896
    • 提供者：weixin_38678406

  1. 基于FPGA的PCM30/32路系统信号同步数字复接设计

  2. 在现代数字通信系统中，为了扩大信道的传输容量提高信号传输效率，常采用数字复接的技术。在分析了PCM30/32路系统基群信号帧结构的基础上，以EDA综合仿真设计软件QuartusⅡ8.0为开发平台，利用Verilog HDL硬件描述语言进行系统建模，设计了一种基于FPGA的同步数字信号复接系统。经过对系统的功能仿真测试及综合布局布线分析，验证了输入/输出的逻辑关系，实现了系统中在发送端进行数字

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：340992
    • 提供者：weixin_38620741

  1. 利用FPGA实现多路话音/数据复接设备

  2. 本文利用FPGA完成了8路同步话音及16路异步数据的复接与分接过程,并且实现了复接前的帧同步捕获和利用DDS对时钟源进行分频得到所需时钟的过程。该设计的控制模块由VHDL语言完成,最后利用Xilinx公司的ISE工具和Modelsim工具完成了该设计的行为仿真、布局布线仿真及时序仿真。仿真结果验证了输入输出的逻辑关系。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：135168
    • 提供者：weixin_38690095

  1. 基于FPGA 的卫星便携站的同步数字复接器的设计

  2. 本文利用软件Quartus II 5. 1 和VHDL 硬件语言进行设计和仿真,实现一个基于FPGA 的卫星便携站的同步数字复接系统的设计。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：273408
    • 提供者：weixin_38556737

  1. 数字复接系统的设计与实现

  2. 引言 　　数字通信网中，为扩大传输容量和提高传输效率，常运用数字复接技术，将若干低速码流合并成高速码流，通过高速信道传送。而以往的PDH数字复接系统大多采用模拟电路或传统ASIC设计，电路复杂庞大且受器件限制，灵活性和稳定性都很低，系统的调试修改难度也很大。近年来可编程器件的应用日益广泛，使用较多的是现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。FPGA器件性能优越，使用方便，成本低廉，投资风险小，使用FPGA设计可以完全根据设计者需要开发ASIC芯片，可方便地反复编写和修改程序

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：173056
    • 提供者：weixin_38729607

  1. 基于FPGA的PCM30／32路系统信号同步数字复接设计

  2. 摘要：在现代数字通信系统中，为了扩大信道的传输容量提高信号传输效率，常采用数字复接的技术。在分析了PCM30／32路系统基群信号帧结构的基础上，以EDA综合仿真设计软件QuartusⅡ8．0为开发平台，利用VerilogHDL硬

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：282624
    • 提供者：weixin_38507121

  1. FPGA实现复接与分接系统

  2. FPGA实现复接与分接系统,引言近年来可编程器件的应用日益广泛，使用较多的是现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。FPGA器件性能优越，使用方便，成本低廉，投资风险小，使用FPGA设计可以完全根据设计者需要开发ASIC芯片，

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：208896
    • 提供者：weixin_38653687

  1. PDH通信二次群复接器在CPLD中的实现

  2. 数字复接就是把两个或两个以上的支路数字信号按时分复接方式合并成单一的合路数字信号。按照各低次群时钟的情况，复接有3种方式：如果各输入支路数字信号相互同步，且与本机定时信号也同步，那么调整单元只需调整相位，这就是同步复接；如果输入支路数字信号不同步且与本机定时信号也异步，那么调整单元就要对各支路信号进行频率和相位的调整，使之成为同步信号，这就是异步复接；如果输入支路数字信号的生效瞬间相对于本机对应的定时信号是以同一标称速度出现，而速度的任何变化都限制在规定的容差范围内，这种就是准同步(PDH)复接

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：244736
    • 提供者：weixin_38640473

  1. 基于FPGA的混合遥测数据复接技术的研究

  2. 在进行多路传输的PCM 遥测系统中，为了节省信道资源, 降低调制解调设备的复杂度, 遥测数据复接系统得到了广泛应用。混合信号处理首先需要进行数字化再交给FPGA并且与之交互。基于FPGA的数字复接系统具有模块化设计，通过建立一个组帧模型完成多路复用。最后在Quartus II集成环境下进行了系统的综合、布局布线及时序仿真。仿真结果验证了输入与输出的逻辑关系，并且下载到开发板中进行了板级验证，其功能稳定可靠。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：271360
    • 提供者：weixin_38656103

  1. 四路串行CMOS复接器的设计实现

  2. 通信系统中，数字复接是提高带宽利用率的一项重要技术，将多路并行低速信号转变为高比特率的串行数字流。首先使用Cadence软件仿真基本门级CMOS电路，通过自下而上的FPGA设计方法和Verilog硬件描述语言，设计四路串行复接器的功能组成模块，完成Quartus II平台上的可综合验证。最后提出了复接器CMOS集成电路的设计思路。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：573440
    • 提供者：weixin_38751031

  1. EDA/PLD中的基于FPGA 的卫星便携站的同步数字复接器的设计

  2. 在便携式数字卫星通信系统中，为了扩大传输容量和提高传输效率，满足同时传输几种业务的需求，通常采用时分复用的方法，将若干个低速数字码流按一定格式合并成一个高速数据码流，以便在一条信道中传输，使各个业务信号互相不产生干扰，实现此功能的设备就是数字复接系统。 　　便携式卫星通信，要求实现平台集成度高、速度快、功耗小、体积小和成本低。现场可编程门阵列(FPGA) 在结构上由逻辑功能块排列为阵列，并由可编程的内部连线连接这些功能块，来实现一定的逻辑功能。特别适合上述要求的产品开发与小批量生产。 　　F

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：227328
    • 提供者：weixin_38571759

  1. EDA/PLD中的基于FPGA的高速实时/回放分级复接器设计

  2. 摘要：利用国际空间数据系统咨询委员会 (CCSDS)高级在轨系统(AOS)建议，提出了两级复用的方案，设计了一种具有载荷数据存储功能的高速实时/回放分级复接器。该方案采用FPGA技术,对星上载荷输出的数据使用了两级全异步复用的策略进行数据存储和虚拟信道调度。试验结果表明该复接器较好地实现了载荷数据的存储和复接功能的集成，并且功能灵活，硬件资源利用率小。 　　1．引言 　　随着卫星通信系统的迅速发展，空间链路能提供的数据传输速率越来越高，允许各类卫星平台上能够应用产生大量高速实时数据的有效载荷

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：196608
    • 提供者：weixin_38685793

  1. EDA/PLD中的PDH通信二次群复接器在CPLD中的实现

  2. 1 引 言数字复接就是把两个或两个以上的支路数字信号按时分复接方式合并成单一的合路数字信号。按照各低次群时钟的情况，复接有3种方式：如果各输入支路数字信号相互同步，且与本机定时信号也同步，那么调整单元只需调整相位，这就是同步复接；如果输入支路数字信号不同步且与本机定时信号也异步，那么调整单元就要对各支路信号进行频率和相位的调整，使之成为同步信号，这就是异步复接；如果输入支路数字信号的生效瞬间相对于本机对应的定时信号是以同一标称速度出现，而速度的任何变化都限制在规定的容差范围内，这种就是准同步(P

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：92160
    • 提供者：weixin_38621441

  1. EDA/PLD中的基于FPGA的数字复接系统帧同步器设计与实现

  2. 摘要：介绍了应用ＦＰＧＡ技术进行帧同步器设计的实现原理、系统框图及设计中需要注意的问题，给出了用ＶＨＤＬ描述的几个模块的源代码。 关键词：数字复接；帧同步器；ＦＰＧＡ在数字通信网中，为了提高传输效率，常常需要将若干路低速数字信号合并成一路高速数字信号，以便通过高速信道进行传输。实现此功能的设备称为数字复接系统。数字复接系统包括发送端和接收端两部分，通常称为复接器和分接器。为了使分接器的帧状态相对于复接器的帧状态获得并保持相位关系，以便正确地实施分接，数字复接系统在发送端把低速数字信号合并为

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：75776
    • 提供者：weixin_38702931

  1. EDA/PLD中的同步数字复接的设计及其FPGA实现

  2. 摘要：在简要介绍同步数字复接基本原理的基础上，采用VHDL语言对同步数字复接各组成模块进行了设计，并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真，取得了正确的设计结果，同时利用中小容量的FPGA实现了同步数字复接功能。 关键词：同步数字复接/分接 FPGA位同步 帧同步检测基群速率数字信号的合成设备和分接设备是曜网络中使用较多的关键设备，在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来，随着需要自建内部通信系统的公司和企业不断增多

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：100352
    • 提供者：weixin_38703980
« 12 3 4 5 6 7 8 9 10 ... 50 »