您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 嵌入式系统/ARM技术中的eCAN总线模块的位时间(Bit-Timing)配置

  2. CAN协议规范将位时间分成4个不同的时间段,如图所示。   SYNC_SEG  该段用来同步总线上的各节点,在该段内需要一个边沿。本段总是一个TIME QUANTUM(TQ)。   PROP_SEG  该段用来补偿网络内的物理延时。它是信号在总线上传播时间和的2倍,输入比较延时和输出驱动延时。该段在1~8 TIME QUANTA(TQ)之间可编程。   PHASE_SEG1该项用来补偿上升沿相位错误,在1~8 TIME QUANTA(TQ)之间可编程,并且可以被重新同步延长。   PHA
  3. 所属分类:其它

    • 发布日期:2020-11-12
    • 文件大小:71680
    • 提供者:weixin_38713203