注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 使用C语言写的延时程序

  2. 在使用C语言进行编程时需要用到定时，这个文件包括延时子程序模块

  3. 所属分类：专业指导

    • 发布日期：2011-07-10
    • 文件大小：15360
    • 提供者：summer01260

  1. vb 延时代码

  2. 不占用CPU的VB延时代码，可以用用。 直接复制到模块中进行调用就可以了。

  3. 所属分类：桌面系统

    • 发布日期：2011-11-09
    • 文件大小：515
    • 提供者：lswxiaowu

  1. 单片机C语言延时程序计算

  2. 单片机C语言延时程序计算2009-11-02 22:15单片机C语言延时程序用C语言写出来程序非常的简练，它是一种模块化的语言，一种比汇编更高级的语言，但是就是这样一种语言也还是有它不足之处：它的延时很不好控制，我们常常很难知道一段延时程序它的精确延时到底是多少，这和汇编延时程序没法比。但有时后写程序又不得不要用到比较精确的延时，虽然说可以用混合编程的方式解决，但这种方式不是每个人都能掌握，且写起来也麻烦。所以，通过测试我给大家提供一个延时子程序模块，并以此给一个出我们经常用到的延时的数据表格

  3. 所属分类：C

    • 发布日期：2013-06-05
    • 文件大小：37888
    • 提供者：bing1984he

  1. 非常精确的C语言延时子程序表

  2. 用C语言写出来程序非常的简练，它是一种模块化的语言，一种比汇编更高级的语言，但是就是语言也还是有它不足之处：它的延时很不好控制，我们常常很难道一段延时程序它的精确延时少，这和汇编延时程序没法比。

  3. 所属分类：C/C++

    • 发布日期：2014-04-21
    • 文件大小：66560
    • 提供者：lsy5310202

  1. [VB6延时]精确延时/不占用CPU/不卡不死/最新优化代码

  2. [VB6延时] 精确延时 不占CPU 最新代码优化 代码放入模块里面,在程序里直接用Delay 调用.省的麻烦哦 调用例子; Delay 500 '就代表代表500 (毫秒) 无限调用

  3. 所属分类：其它

    • 发布日期：2014-09-22
    • 文件大小：5120
    • 提供者：yzhwen66

  1. 使用Verilog编写的脉冲信号延时模块

  2. /**************************************************************************************************/ //功能简介：使用Verilog编写的一个脉冲信号延时模块，延时时长可设定（小于输入脉冲周期），可精确到一个时钟周期 //代码有详细注解，设计项目验证可用，原项目是对一个周期为2ms，高电平脉宽为5us的脉冲信号延时100us输出 /*******************************

  3. 所属分类：硬件开发

    • 发布日期：2014-10-07
    • 文件大小：1024
    • 提供者：milan007

  1. 51单片机延时模块程序

  2. 本文档中具有51单片机延时程序的常见延时方法、常用延时时间的标准程序

  3. 所属分类：教育

    • 发布日期：2015-02-12
    • 文件大小：17408
    • 提供者：llx123654

  1. 模块-超级延时

  2. 含模块和源码，超级延时，延时任意长时间，不卡线程，不占CPU，不崩溃。我一直使用超稳定。

  3. 所属分类：其它

    • 发布日期：2015-05-14
    • 文件大小：3072
    • 提供者：msdprdz

  1. VB6_延时等待类模块（2016年修改版）

  2. VB6_延时（SLEEP）等待类模块（2016年修改版），可以在VB6中直接使用。 作用：比SLEEP更先进，延时等待 --不会凝滞窗体 - 不会导致窗体假死。

  3. 所属分类：VB

    • 发布日期：2016-01-07
    • 文件大小：4096
    • 提供者：yyddmm

  1. 矿用抗冲击延时启动电源模块设计

  2. 为解决煤矿安全监控系统中传感器启动电流大,抗冲击能力弱,上电的瞬间对供电电源产生冲击的问题,设计了一款矿用抗冲击延时启动电源模块。详细介绍了抗冲击(干扰)电路、缓启动电路、本质安全电路的工作原理及试验数据。该模块体积小、成本低、输出电压稳定,达到本质安全ia保护等级,安全性高。具有防反接、抗冲击,电磁兼容、缓启动、纹波噪声小、转换效率高等特点。

  3. 所属分类：其它

    • 发布日期：2020-05-01
    • 文件大小：1048576
    • 提供者：weixin_38708361

  1. 电动车最常用输入信号延时滤波模型.slx

  2. 这是电动车最常用对输入信号延时滤波的模型，本人身处电动车行业，这是最常用的模块，简单实用，或许对大家有些帮助

  3. 所属分类：其它

    • 发布日期：2020-03-30
    • 文件大小：39936
    • 提供者：LL_FUCK

  1. 基于msp430f149的led延时闪烁可调节时间模块.zip

  2. 基于MSP430F149的延时led灯模板，可以调节LED灯亮灭的时间

  3. 所属分类：C/C++

    • 发布日期：2019-08-09
    • 文件大小：528384
    • 提供者：whileand

  1. 网络电视系统中实现延时续播功能的方案

  2. 本方案针对延时续播需求设计，但是对播放器稍作修改还可以实现对直播节目按时点播的功能。由于本方案的实现主要是在流媒体服务器端增加功能模块，对播放器端没有太多的修改，对播放器的运行环境也没有特殊的要求，容易实现对通用播放器的兼容。特别在嵌入式IPTV机顶盒应用中播放器端的运行环境比较苛刻，没有硬盘和大容量内存的支撑，实现延时续播功能只能在服务器做改进，本方案在这种情况下有较大的应用空间。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：96256
    • 提供者：weixin_38679276

  1. 基于P89C52RD2和FPGA的可调延时模块设计

  2. 基于P89C51RD2和FPGA的信号延时模块主要用在传输时钟信号、数字同步信号等对信号延迟有高要求的点对点传输系统中，它可对多路信号进行单独的适当延时调整。

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：95232
    • 提供者：weixin_38675465

  1. 小型单片机可编程控制延时开关电路模块设计

  2. 本文是关于小型单片机可编程控制延时开关电路模块的设计。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：155648
    • 提供者：weixin_38638596

  1. VB延时模块

  2. VB延时模块

  3. 所属分类：VB

    • 发布日期：2016-06-17
    • 文件大小：2048
    • 提供者：qq_23028927

  1. 一种具有新型延时单元的鉴频鉴相器设计

  2. 鉴频鉴相器是电荷泵锁相环的关键模块。死区表征鉴频鉴相器对两个输入信号最小相位差的鉴别能力，会使锁相环的杂散特性恶化，是鉴频鉴相器主要的设计考虑之一。基于TSMC 0.18 μm RF CMOS工艺，设计了一款具有新型延时单元的无死区鉴频鉴相器。该延时单元基于传输门及反相器设计，利用3位数字控制，实现8种不同的复位延时，可灵活配置，有效消除死区。其具备占用面积小、结构简单、易扩展和易移植等特点。仿真结果表明，设计的鉴频鉴相器具备消除死区的能力，能够应用于锁相环电路。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：599040
    • 提供者：weixin_38659374

  1. 可实现快速锁定的FPGA片内延时锁相环设计

  2. 微电子技术的持续发展使得FPGA具有更高的系统集成度和工作频率。系统性能较大程度上决定于系统的时钟延迟和偏斜。由于FPGA具有丰富的可编程逻辑资源及时钟网络，随之而来的时钟延迟问题使得用户设计的性能大打折扣。FPGA中的DLL模块可提供零传播延时，消除时钟偏斜，从而进一步提高了FPGA的性能和设计的灵活性。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：156672
    • 提供者：weixin_38684328

  1. EDA/PLD中的可实现快速锁定的FPGA片内延时锁相环设计

  2. 微电子技术的持续发展使得FPGA具有更高的系统集成度和工作频率。系统性能较大程度上决定于系统的时钟延迟和偏斜。由于FPGA具有丰富的可编程逻辑资源及时钟网络，随之而来的时钟延迟问题使得用户设计的性能大打折扣。FPGA中的DLL模块可提供零传播延时，消除时钟偏斜，从而进一步提高了FPGA的性能和设计的灵活性。 　　PLL是常用的时钟管理电路，主要是基于模拟电路设计实现的，而DLL主要是基于数字电路设计实现的。虽然在时钟综合能力上比PLL差，但由于具有设计仿真周期短，抗干扰性强，以及工艺可移植等特

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：285696
    • 提供者：weixin_38741531

  1. 基于波长路由的光真延时模块

  2. 设计并制作了一种全集成的基于波长路由的光真延时（OTTD）模块。该模块由两个相同的通道间隔为1.6 nm的16×16阵列波导光栅路由器（AWGR）与一组波导延时线阵级联而成。测试结果表明该模块性能优异，工作波长通道间串扰小于-27 dB，光纤端到端峰值波长的插入损耗约为12 dB。采用矢量网络分析仪测试得到延时线阵提供的光延时步长为(6.24±0.4) ps。该模块中两个阵列波导光栅路由器及延时线阵均被集成在一块硅基片之上，并且都由二氧化硅(SiO2)波导制作而成，整个器件尺寸为3.5 cm×3

  3. 所属分类：其它

    • 发布日期：2021-02-07
    • 文件大小：5242880
    • 提供者：weixin_38643307
« 12 3 4 5 6 7 8 9 10 ... 36 »