注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA设计中的时序分析及异步设计注意事项

  2. FPGA设计中的时序分析及异步设计注意事项

  3. 所属分类：硬件开发

    • 发布日期：2009-06-06
    • 文件大小：238592
    • 提供者：izeukin

  1. EDA 技术实用教程

  2. 目 录 第1 章 概述.......................................................................................................................... 1 1.1 EDA 技术及其发展................................................................................................ 1

  3. 所属分类：硬件开发

    • 发布日期：2009-08-24
    • 文件大小：6291456
    • 提供者：sfhgky

  1. 异步串行通信接口电路的VHDL语言设计

  2. 异步串行通信接口电路的V HDL语言设计 详细阐述了设计原理 包含时序电路和各模块声明

  3. 所属分类：专业指导

    • 发布日期：2010-07-15
    • 文件大小：129024
    • 提供者：gilsonyy

  1. ASIC中的异步时序设计

  2. 绝大部分的ASIC设计工程师在实际工作中都会遇到异步设计的问题，本文针对异步时序产生的问题，介绍了几种同步的策略，特别是结绳法和异步FIFO的异步比较法都是比较新颖的方法。

  3. 所属分类：专业指导

    • 发布日期：2010-08-24
    • 文件大小：414720
    • 提供者：wpj010250

  1. 异步时钟域同步化处理方法

  2. 讲述了几种使用的异步时钟域同步化处理的方法

  3. 所属分类：硬件开发

    • 发布日期：2010-09-02
    • 文件大小：28672
    • 提供者：tangbo_sycomm

  1. 触发器与时序逻辑电路

  2. 本章首先介绍触发器和同步时序电路的分析，然后介绍寄存器、计数器等常用集成时序电路，最后对异步时序电路的分析也给予了简单介绍。

  3. 所属分类：专业指导

    • 发布日期：2010-09-21
    • 文件大小：587776
    • 提供者：superuser007

  1. 异步时序电路设计的系统方法

  2. 异步时序电路设计的系统方法，详细介绍了各种异步时序电路

  3. 所属分类：专业指导

    • 发布日期：2010-10-14
    • 文件大小：844800
    • 提供者：gghhaohao

  1. 我的高速信号的时序分析

  2. 信号的传输方式 按时钟策略分： 异步方式 外时钟同步方式 内时钟同步方式 源同步方式 时钟数据恢复方式

  3. 所属分类：嵌入式

    • 发布日期：2011-05-11
    • 文件大小：907264
    • 提供者：zcwdn

  1. FPGA设计中的时序分析及异步设计注意事项

  2. FPGA设计中的时序分析及异步设计注意事项

  3. 所属分类：硬件开发

    • 发布日期：2011-06-21
    • 文件大小：238592
    • 提供者：bigones123

  1. 异步串行通信下位机的FPGA设计与实现

  2. 本文介绍了如何使用FPGA来设计异步串行通信中的下位机，重点分析了FPGA中接收模块的设计要点，并且给出了仿真的时序图；同时给出了一种帧通信协议，介绍了微控制器软核PicoBlaze进行协议解释的处理流程。

  3. 所属分类：硬件开发

    • 发布日期：2011-10-01
    • 文件大小：326656
    • 提供者：sqqwm

  1. Verilog HDL异步设计与同步设计的时序分析

  2. （1） 理解亚稳态产生的物理意义 （2） 理解触发器本身的建立时间和保持时间以及异步复位恢复的概念 （3） 理解亚稳态恢复和同步寄存器的概念 （4） 理解组合逻辑的延迟产生的原理，掌握系统时钟频率的计算 （5） 理解并掌握时钟偏斜和抖动及其对时钟频率的影响 （6） 理解提高系统时钟频率的两种方法 （7） 了解False Path和多时钟周期的概念，知道使用False Path和多时钟周期进行时序约束。 （8） 理解并掌握芯片之间的时序接口设计 （9） 理解并掌握异步电路的设计方法

  3. 所属分类：硬件开发

    • 发布日期：2012-05-16
    • 文件大小：6291456
    • 提供者：sagatsagat

  1. ASIC中的异步时序设计

  2. ASIC中的异步时序设计

  3. 所属分类：其它

    • 发布日期：2012-12-09
    • 文件大小：250880
    • 提供者：coolfootball

  1. 异步时序逻辑电路

  2. 数字逻辑的第六章异步时序逻辑电路PPT，6.2 脉冲异步时序电路 6.2.2 脉冲异步时序逻辑电路的分析 图文详解

  3. 所属分类：专业指导

    • 发布日期：2013-11-22
    • 文件大小：1048576
    • 提供者：u012916450

  1. 异步时序逻辑电路的设计,数字电路实验,华中科技大学

  2. 异步时序逻辑电路的设计,数字电路实验,华中科技大学

  3. 所属分类：专业指导

    • 发布日期：2014-03-08
    • 文件大小：360448
    • 提供者：wangchenmin_

  1. 异步时序逻辑电路例题

  2. 异步时序逻辑电路例题，异步时序逻辑电路的设计与分析例题，从而简化异步时序逻辑电路的分析与设计。

  3. 所属分类：C

    • 发布日期：2014-06-20
    • 文件大小：275456
    • 提供者：u011973592

  1. ASIC中的异步时序设计.pdf

  2. ASIC中的异步时序设计.pdf ASIC中的异步时序设计.pdf

  3. 所属分类：专业指导

    • 发布日期：2008-10-28
    • 文件大小：268288
    • 提供者：q042096

  1. ASIC 中的异步时序设计

  2. 绝大部分ASIC设计工程师在实际工作中都会遇到异步设计的问题。文章针对异步时序产生的问题,介绍了几种同步的策略。结绳法和异步FIFO的异步比较法

  3. 所属分类：硬件开发

    • 发布日期：2014-12-15
    • 文件大小：239616
    • 提供者：qq_22197429

  1. 数电异步时序逻辑电路

  2. 数字逻辑电路里我觉得最难的一章中的异步时序逻辑电路，在该资源中有许多经典的例题和解题思路、分析方法等等，是一个不错的资源！！！

  3. 所属分类：专业指导

    • 发布日期：2008-11-19
    • 文件大小：218112
    • 提供者：qiaofeng9106

  1. 通信与网络中的同步和异步的区别-电平异步时序逻辑电路

  2. 脉冲异步时序电路和同步时序电路有两个共同的特点： 　　● 电路状态的转换是在脉冲作用下实现的。 　　在同步时序电路中尽管输入信号可以是电平信号或者脉冲信号，但电路的状态转换受统一的时钟脉冲控制；脉冲异步时序电路中没有统一的时钟脉冲，因此，规定输入信号为脉冲信号，即控制电路状态转换的脉冲由电路状态输入端直接提供。 　　● 电路对过去输入信号的记忆是由触发器实现的。 　　在同步时序电路中采用带时钟控制端的触发器；而在脉冲异步时序电路中既可用带时钟控制端的触发器，也可用非时钟控制触发器。 　

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：41984
    • 提供者：weixin_38653443

  1. 为什么在 Verilog HDL 设计中一定要用同步而不能用异步时序逻辑？

  2. 同步时序逻辑是指表示状态的寄存器组的值只可能在确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。always (posedge clock) 就是一个同步时序逻辑的触发条件, 表示由该 always 控制的 begin end 块中寄存器变量重新赋值的情形只有可能在 clock 正跳沿发生。　　而异步时序逻辑是指触发条件由多个控制因素组成，任何一个因素的跳变都可以引起触发。记录状态的寄存器组其时钟输入端不是都连结在同一个时钟信号上。例如用一个触发器的输出连结到另一个触发

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：114688
    • 提供者：weixin_38678521
« 12 3 4 5 6 7 8 9 10 »