注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA 技术实用教程

  2. 目 录 第1 章 概述.......................................................................................................................... 1 1.1 EDA 技术及其发展................................................................................................ 1

  3. 所属分类：硬件开发

    • 发布日期：2009-08-24
    • 文件大小：6291456
    • 提供者：sfhgky

  1. 各种计数器设计电路、原理、时序

  2. 1．异步二进制加法计数器 2．异步二进制减法计数器 3．D触发器组成异步计数器 4．其它进制异步计数器 5．同步计数器 6．集成计数器

  3. 所属分类：专业指导

    • 发布日期：2009-11-28
    • 文件大小：209920
    • 提供者：zgrwei

  1. 基于数字电路的自售饮料机设计报告

  2. 自售饮料机设计报告它的投币口每次只能投入一元或五角。投入一元五角的硬币后机器自动给出一杯饮料，投入两元（两个一元）硬币后，给出饮料同时找回五角硬币一枚，要求采用带异步清零功能的边沿JK触发器设计，给出整体的设计图纸，并且绘制出在AB=00开始的时间状态的时序图。

  3. 所属分类：专业指导

    • 发布日期：2010-03-23
    • 文件大小：390144
    • 提供者：labourlibo

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. 异步串行通信接口电路的VHDL语言设计

  2. 异步串行通信接口电路的V HDL语言设计 详细阐述了设计原理 包含时序电路和各模块声明

  3. 所属分类：专业指导

    • 发布日期：2010-07-15
    • 文件大小：129024
    • 提供者：gilsonyy

  1. 触发器与时序逻辑电路

  2. 本章首先介绍触发器和同步时序电路的分析，然后介绍寄存器、计数器等常用集成时序电路，最后对异步时序电路的分析也给予了简单介绍。

  3. 所属分类：专业指导

    • 发布日期：2010-09-21
    • 文件大小：587776
    • 提供者：superuser007

  1. 异步时序电路设计的系统方法

  2. 异步时序电路设计的系统方法，详细介绍了各种异步时序电路

  3. 所属分类：专业指导

    • 发布日期：2010-10-14
    • 文件大小：844800
    • 提供者：gghhaohao

  1. 异步时序逻辑电路

  2. 数字逻辑的第六章异步时序逻辑电路PPT，6.2 脉冲异步时序电路 6.2.2 脉冲异步时序逻辑电路的分析 图文详解

  3. 所属分类：专业指导

    • 发布日期：2013-11-22
    • 文件大小：1048576
    • 提供者：u012916450

  1. 异步时序逻辑电路的设计,数字电路实验,华中科技大学

  2. 异步时序逻辑电路的设计,数字电路实验,华中科技大学

  3. 所属分类：专业指导

    • 发布日期：2014-03-08
    • 文件大小：360448
    • 提供者：wangchenmin_

  1. 用“一对一”法设计同步时序电路报告

  2. 根据时序电路中诸触发器状态转换的同时性可分为同步和异步两类。在同步时序电略中全部触发器均用一个外部时钟CP触发,因此它们的状态转换由该时钟进行“同步”。我们根据课题要求，设计出了由一片74LS175_D触发器、一片74LS00双输入与非门、两片74LS10三输入与非门、一片74LS04单输入非门，外加清零信号CLK、外部时钟信号CP构成的“一对一”时序电路。在一个外部时钟CP触发下，各状态输入状态改变，实现要求的功能。

  3. 所属分类：电信

    • 发布日期：2014-05-15
    • 文件大小：216064
    • 提供者：u013610995

  1. 用“一对一”法设计同步时序电路MULTISM实现

  2. 根据时序电路中诸触发器状态转换的同时性可分为同步和异步两类。在同步时序电略中全部触发器均用一个外部时钟CP触发,因此它们的状态转换由该时钟进行“同步”。我们根据课题要求，设计出了由一片74LS175_D触发器、一片74LS00双输入与非门、两片74LS10三输入与非门、一片74LS04单输入非门，外加清零信号CLK、外部时钟信号CP构成的“一对一”时序电路。在一个外部时钟CP触发下，各状态输入状态改变，实现要求的功能。

  3. 所属分类：教育

    • 发布日期：2014-05-15
    • 文件大小：197632
    • 提供者：u013610995

  1. 异步时序逻辑电路例题

  2. 异步时序逻辑电路例题，异步时序逻辑电路的设计与分析例题，从而简化异步时序逻辑电路的分析与设计。

  3. 所属分类：C

    • 发布日期：2014-06-20
    • 文件大小：275456
    • 提供者：u011973592

  1. 数电异步时序逻辑电路

  2. 数字逻辑电路里我觉得最难的一章中的异步时序逻辑电路，在该资源中有许多经典的例题和解题思路、分析方法等等，是一个不错的资源！！！

  3. 所属分类：专业指导

    • 发布日期：2008-11-19
    • 文件大小：218112
    • 提供者：qiaofeng9106

  1. 数字电路讲义-第六章.pps

  2. 本资源是时序电路的分析与设计（本分享可谓是时序电路的精髓），前提需要对触发器和组合电路掌握的非常好 1）时序电路的分析（包括同步与异步） 2)时序电路的设计（包括同步与异步） 3)寄存器； 4）计数器（重点）：任意进制计数器（同步，异步），分频，计数； 5）移位寄存器：移位，延时，序列发生器，序列检测，分频

  3. 所属分类：讲义

    • 发布日期：2019-07-14
    • 文件大小：11534336
    • 提供者：weixin_44566643

  1. 数字电路实验

  2. 数字电路实验，关于逻辑方面的，同步异步时序逻辑电路

  3. 所属分类：网络基础

  1. EDA/PLD中的EDA典型单元电路的同步计数器

  2. 计数器是在数字系统中使用最多的时序电路，它不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。 　　所谓同步计数器，就是在时钟脉冲（计数脉冲）的控制下，构成计数器的各触发器状态同时发生变化的那一类计数器。 　　【例】 用VHDL设计一个模为60，具有异步复位、同步置数功能的8421BCD码计数器，并使用MAX+p1us II进行仿真。 　　仿真结果如图所示。 　　如图 CNT60的仿真波形　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：243712
    • 提供者：weixin_38703787

  1. 通信与网络中的同步和异步的区别-电平异步时序逻辑电路

  2. 脉冲异步时序电路和同步时序电路有两个共同的特点： 　　● 电路状态的转换是在脉冲作用下实现的。 　　在同步时序电路中尽管输入信号可以是电平信号或者脉冲信号，但电路的状态转换受统一的时钟脉冲控制；脉冲异步时序电路中没有统一的时钟脉冲，因此，规定输入信号为脉冲信号，即控制电路状态转换的脉冲由电路状态输入端直接提供。 　　● 电路对过去输入信号的记忆是由触发器实现的。 　　在同步时序电路中采用带时钟控制端的触发器；而在脉冲异步时序电路中既可用带时钟控制端的触发器，也可用非时钟控制触发器。 　

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：41984
    • 提供者：weixin_38653443

  1. 基础电子中的同步复位与异步复位-异步复位和同步复位区别-异步复位同步释放

  2. 一、同步复位与异步复位特点： 　　同步复位就是指复位信号只有在时钟上升沿到来时，才能有效。否则，无法完成对系统的复位工作。 　　异步复位是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。　　　　　二、异步复位和同步复位的优缺点： 　　1、同步复位的优点大概有3条： 　　a、有利于仿真器的仿真。 　　b、可以使所设计的系统成为100%的同步时序电路，这便大大有利于时序分析，而且综合出来的fmax一般较高。 　　c、因为他只有在时钟有效电平到来时才有效，所以可以滤除高于时钟频率的

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：46080
    • 提供者：weixin_38704565

  1. 数字电路 (2)

  2.  第六章触发器(Flip-Flops)一、时序电路概述二、R-S和D触发器三、T和JK触发器四、触发器相互转换　一、时序电路概述同步时序电路的状态只在统一的信号脉冲控制下才同时变化一次，如果信号脉冲没有到来，即使输入信号发生变化，电路的状态仍不改变。异步时序电路的状态变化不是同时发生的，它没有统一的信号脉冲（时钟脉冲用CP表示），输入信号的变化就能引起状态的变化。二:时序电路的表示形式时序电路按输入变量的依从关系可分为米里型和莫尔型。米里型电路的输出是输入变量的现态函数；莫尔型电路的输出仅与电路

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：113664
    • 提供者：weixin_38699784

  1. EDA典型单元电路的同步计数器

  2. 计数器是在数字系统中使用多的时序电路，它不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。 　　所谓同步计数器，就是在时钟脉冲（计数脉冲）的控制下，构成计数器的各触发器状态同时发生变化的那一类计数器。 　　【例】 用VHDL设计一个模为60，具有异步复位、同步置数功能的8421BCD码计数器，并使用MAX+p1us II进行仿真。 　　仿真结果如图所示。 　　如图 CNT60的仿真波形　　  :

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：313344
    • 提供者：weixin_38597533
« 12 3 4 5 6 »