注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 微机原理与接口技术试题及答案

  2. 三套微机原理与接口技术的试题及答案 得分 评阅人 1.RESET信号到来后8088/86的CS和IP 分别为 _FFFF_H 和_0000_H。 2. 在特殊全嵌套方式下，8259可响应 同级或高级 中断请求。 3. CPU与外设接口通过¬ 数据 总线传送状态信号与命令信号。 4. 8255有3种工作方式, 其中 方式2 只允许A口使用。 5. 有地址重迭现象的译码方式为 部分译码 和 线选法 。 6. 外设端口的编址方式有 I/O端口独.立编址 和 I/O 端口与存储器统一编址 。 7.IN

  3. 所属分类：嵌入式

    • 发布日期：2009-06-20
    • 文件大小：239616
    • 提供者：wyn12399

  1. 微机原理与接口技术试题和答案（共ABC三套）

  2. 试卷编号： ( A )卷 课程编号： H61030010 课程名称： 微机原理与接口技术 考试形式： 闭卷 适用班级： 姓名： 学号： 班级： 学院： 信息工程 专业： 计算机科学技术 考试日期： 题号 一 二 三 四 五 六 七 八 九 十 总分 累分人 签名 题分 15 20 10 20 15 20 100 得分 考生注意事项：1、本试卷共 6页，请查看试卷中是否有缺页或破损。如有立即举手报告以便更换。 2、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。 一、 填空题(每空 1 分，

  3. 所属分类：嵌入式

  1. 单片机应用技术选编（7）

  2. 内容简介 　　 《单片机应用技术选编》(7) 选编了1998年国内50种科技期刊中有关单片机开发应用的文 章共510篇，其中全文编入的有113篇，摘要编入的397篇。全书共分八章，即单片机综合 应用技术；智能仪表与测试技术；网络、通信与数据传输；可靠性与抗干扰技术；控制系统 与功率接口技术；电源技术；实用设计；文章摘要。 　　 本书具有重要实用价值，书中介绍的新技术、新器件以及单片机应用系统的软、硬件资 料有助于减少产品研制过程中的重复性劳动，提高单片机应用技术水平，是从事单片机应用 开发技

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：13631488
    • 提供者：zgraeae

  1. 超高概率硬件工程师笔试题

  2. 硬件笔试题 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律 电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。 电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出

  3. 所属分类：专业指导

    • 发布日期：2012-03-27
    • 文件大小：102400
    • 提供者：huangshuisheng

  1. 模电 数电 单片机笔试及面试问题.pdf

  2. 该文档包括数电、模电、单片机、计算机原理等笔试问题，还讲解了关于面试的问题该如何解答，对大家有一定的帮助电流放大就是只考虑输岀电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 一些仪器进行识别(如生物电子),就需要做电流放大 功率放大就是考虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已。 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极

  3. 所属分类：嵌入式

    • 发布日期：2019-10-12
    • 文件大小：664576
    • 提供者：fromnewword

  1. 基于LPC2377 LPC2378的嵌入式工业控制系统硬件设计指南.pdf

  2. 基于LPC2377 LPC2378的嵌入式工业控制系统硬件设计指南pdf,基于LPC2377 LPC2378的嵌入式工业控制系统硬件设计指南州致远电子有限公司 嵌入式工业控制模块 销售与服务网络(一) 广州周立功单片机发展有限公司 地址:广州市天河北路689号光大银行大厦12楼F4邮编:510630 电话:(0203873091638730917387309723873097638730977 传真:(020)38730925 网址:www.zlgmcu.com 广州专卖店 南京周立功 地址:广

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：1048576
    • 提供者：weixin_38743506

  1. 最畅销的上海博通蓝牙 bLE芯片 BK3432介绍-DS-MS1793S_v1.2.pdf

  2. 最畅销的上海博通蓝牙 bLE芯片 BK3432介绍-DS-MS1793S_v1.2.pdfMacro Giga Electronics Ltd. Co 6.4RF接收机特性 6.5绝对最大额定值. 88 6.6绝对最大额定值工作条件 19 6.6.1通用工作条件 19 6.6.2上电和掉电时的工作条件 20 6.6.3内嵌复位和电源控制模块特性. 20 6.6.4供电电流特性. 21 6.6.5外部时钟源特性(NA) ·····:···: 23 6.6.6内部时钟源特性. 23 6.6.7存储器

  3. 所属分类：其它

    • 发布日期：2019-09-03
    • 文件大小：2097152
    • 提供者：weixin_38743506

  1. 模拟电路和数字电路笔试知识和面试知识.pdf

  2. 每次面试都被问到模电和数电，因此想给大家分享一份关于模拟电子技术的面试题，希望有所帮助电流放大就是只考虑输出电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 些仪器进行识别(如生物电子),就需要做电流放大。 功率放大就是老虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截

  3. 所属分类：讲义

    • 发布日期：2019-08-18
    • 文件大小：628736
    • 提供者：maosheng007

  1. 单片机与DSP中的一种数字信号处理器TMS320F206复位问题的实现

  2. TMS320F206是TI公司推出的一种DSP芯片，它是基于TMS320C5x之上的高速定点数字处理芯片，具有改进的哈佛结构并行分离的程序和数据总线、高性能CPU及高效的指令集等特点。其主要特性如下：1.CPU具有32位CALU、32位累加器、16×16位并行乘法器、三个移位寄存器、八个16位辅助寄存器。2.存储器具有224K字可寻址存储空间、544字片内DRAM、4K字片内SRAM或32K字片内快闪存储器。3.指令速度为50ns、35ns及25ns单指令周期。4.外围电路有软件可编程定时器、软

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：160768
    • 提供者：weixin_38662089

  1. 基于PSoC3 UDB的异步SRAM读写控制

  2. 摘要：本文介绍使用Cypress的PSoC3 UDB实现对异步SRAM的读写控制，并以CY7C1069AV33 SRAM为例介绍其软硬件设计过程。 　　1, 概述 　　Cypress PSoC3使用基于单循环流水线的高性能8051内核 （67MHz/33MIPS），提供业界广泛采用的5.5V至0.5V电压范围和低至200nA的休眠电流，可以满足极低功耗的应用场合。PSoC3的高性能模拟子系统和数字系统都拥有可编程通路，允许将任何模拟或数字信号（包括可编程时钟）分配到任何通用I/O引脚，这为使

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：676864
    • 提供者：weixin_38524246

  1. 异步SRAM

  2. 最一般的就是具备地址总线及数据总线的SRAM，最具代表性的如图所示。根据用途，可以化分为两种，一种是需要低功耗／大容量化的SRAM；另一种是注重随机存取速度的SRAM。 图 异步SRAM的输人输出信号示例 　　前者或者应用于备用电池和记录各种设置信息中，或者作为组装的微型计算机系统的主存储器来使用。后者最典型的应用大概就是个人计算机的主板中经常使用的高速缓冲存储器的标记RAM。 　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：55296
    • 提供者：weixin_38663029

  1. 同步SRAM的意义

  2. 同步SRAM意如字义，是与时钟同步运行的SRAM。由于地址的提取以及数据的输出全部是与时钟同步，所以没有必要像异步SRAM那样必须分别考虑基于各种信号的时序，这是其最大的优势。  　　同步这样的名字容易让人产生误解的是，容易想象成如图所示的、在普通的异步SRAM外部添加时钟同步电路。这种情况是为了确保地址及数据等的建立／保持时间，以一个时钟单位进行调整。 　　图 这也是同步SRAM 　　事实上，这是与异步SRAM相同的。从图中就可看出，异步SRAM比较麻烦的是必须遵守各处的时序规定。如果

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：72704
    • 提供者：weixin_38737565

  1. 异步SRAM的基本操作

  2. 异步SRAM正如其名称，不是与特定的时钟信号同步运行，而是根据输人信号的状态运行的。因为没有信号表示读取时已确定了有效数据，也没有信号表示写入时已接收到数据，所以，需要获取制造商的数据手册，根据时序图，按“应该已读出有效数据”及“应该能接收数据”这样的条件，进行存储器的设计。  　　1.  读操作：OE读控制  　　异步SRAM的基本读操作如图1所示。首先指定地址，然后使CE2＝WE＝高电平，CE1＝OE＝低电平，此时将在I／O引脚出现数据。如果保持该状态而改变地址，则将出现新地址的数据。另外，

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：216064
    • 提供者：weixin_38564826

  1. 异步SRAM的信号

  2. 异步SRAM是128K×8位结构的1M位SRAM，我们以CY62l28为例进行说明。引脚配置如图所示，这是非常标准的配置，在其他生产商的许多产品中都能见到这种配置。在自制的SRAM主板上就使用了现成的ISSI引脚兼容产品。 　　图 CY62128的引脚配置 　　异步SRAM的各个引脚所表示的意思如下所述。各个控制输人与操作状态的关系如表所示。 　　表 SRAM的控制输入与操作 　　1.  A0～A16（地址） 　　用于指定希望访问的地址。由于是以128K×8位的结构作为对象的，所

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：147456
    • 提供者：weixin_38624183

  1. 双端口SRAM的写操作

  2. 图表示了双端口SRAM写操作的波形，从图形可知，也是同异步SRAM相同的操作。在该示例中，OE仍然无效，先确定R／W信号后，通过CE信号进行写入操作。图中CE0、CE1虽然同时发生变化，但也可以其中一个信号保持有效，另一个信号有效或者无效都行，可以在无效的时序中进行写人操作。 图  双端口SRAM的写周期 　　首先让CE有效，然后通过R／W进行写入的方法当然也是可以的，在这种情况下，是在R/W的上升沿进行写入操作的。 　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）  

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：62464
    • 提供者：weixin_38737335

  1. 异步类型的双端口SRAM

  2. 作为异步类型的双端口SRAM，我们以Cypress公司的CY7C019为例，CY7C019的内部框图如图所示。 　　图 CY7C019的内部框图 　　中央部分为双端口存储器阵列，并列着能同时设置两个地址的存储元器件。下面的框图是实现了控制信号的部分，这些控制信号用于当两个端口的访问发生了冲突时而进行的仲裁以及连接多个所谓中断及信号灯的附加功能而进行的扩展位宽度中。  　　双端口SRAM的两端何时进行访问是不可预测的，在一端正在更新存储器单元的内容而另一端希望读出同一地址的情况下，后一个访

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：112640
    • 提供者：weixin_38631738

  1. 同步类型的双端口SRAM

  2. 作为同步双端口SRAM，我们以CY7C09199为例进行说明。CY7C09199与CY7C019相同，都是128K×9位结构的双端口存储器，其框图如图所示，由图可知，各个信号引脚都是利用时钟进行采样操作的。 　　图  CY7C09199的内部框图 　　其功能仍然是双端口存储器的功能，只是因为与时钟同步运行，所以不具各异步类型所拥有的仲裁机制。而且信号灯功能也被删除，取而代之的是增加了从最初所赋予的地址开始能够进行一系列读／写操作的计数器功能（Counter／Address Registe

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：83968
    • 提供者：weixin_38574410

  1. 同步管道突发式SRAM的各种信号

  2. CY7Cl347B所具有的各种信号及其意义如下所述，基本上各种信号都是在时钟（CLK）信号的上升沿被采样的。 　　1.  A0～A16（地址） 　　这是地址输入。CY7C1347B的数据具有36位，这是每8位数据＋1位验证的结构，共有4字节大小。由于普通的处理器是以8位为单位进行输人输出的，所以一般都是A0连接CPU的A2、A1连接A3这样的形式。   　　突发传输时，根据内部的突发式计数器，A0与A1被自动更新。异步SRAM的情况下，由于只要能从写入的地址中读出数据即可，所以地址引脚即使颠倒

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：116736
    • 提供者：weixin_38691703

  1.  基于RS485的数据通信协议的设计与实现

  2. 基于现场可编程门阵列（FPGA），设计了采用RS485标准的数据通信协议。其中，高速信号接收，采用同步485通信协议，高速接口包括时钟和数据两个信号，时钟速率3.6864 MHz，利用同步时钟上升沿检测数据。低速信号接收采用异步485通信协议，波特率115.2 kbps，每字节1个起始位，8个数据位，1个截止位。针对高速数据接收时的情况，加入1 MB 容量的静态存储器SRAM作为缓存，保证接收数据的可靠性。

  3. 所属分类：其它

    • 发布日期：2021-01-30
    • 文件大小：801792
    • 提供者：weixin_38618784

  1. 基于PSoC3 UDB的异步SRAM读写控制

  2. 摘要：本文介绍使用Cypress的PSoC3 UDB实现对异步SRAM的读写控制，并以CY7C1069AV33 SRAM为例介绍其软硬件设计过程。 　　1, 概述 　　Cypress PSoC3使用基于单循环流水线的高性能8051内核 （67MHz/33MIPS），提供业界广泛采用的5.5V至0.5V电压范围和低至200nA的休眠电流，可以满足极低功耗的应用场合。PSoC3的高性能模拟子系统和数字系统都拥有可编程通路，允许将任何模拟或数字信号（包括可编程时钟）分配到任何通用I/O引脚，这为使

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：850944
    • 提供者：weixin_38717359
« 12 »