注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 异步fifo 经典设计

  2. 　介绍异步FIFO的基本结构和工作原理,用verilog描述并对其进行综合仿真并在FPGA上实现,得到较好的性能。

  3. 所属分类：嵌入式

    • 发布日期：2009-07-07
    • 文件大小：559104
    • 提供者：aichijingyu

  1. 异步FIFO的格雷码方式实现

  2. 使用格雷码方式实现异步FIFO，使用VERILOG硬件描述语言

  3. 所属分类：其它

    • 发布日期：2009-10-28
    • 文件大小：154624
    • 提供者：rhasta2009

  1. 异步FIFO的Verilog实现

  2. 使用verilog语言在modelsim下实现异步FIFO的功能，进行功仿，没有问题

  3. 所属分类：其它

    • 发布日期：2009-11-02
    • 文件大小：1024
    • 提供者：jjia1223

  1. 基于Verilog HDL的异步FIFO设计与实现

  2. 基于Verilog HDL的异步FIFO设计与实现

  3. 所属分类：专业指导

    • 发布日期：2010-05-14
    • 文件大小：686080
    • 提供者：j1987831

  1. Verilog hdl 语言描述异步FIFO源代码

  2. 用Verilog hdl语言实现了异步FIFO的功能，empty full 信号的产生模块

  3. 所属分类：其它

    • 发布日期：2010-06-07
    • 文件大小：1024
    • 提供者：cat241406119

  1. 异步fifo设计verilog源代码

  2. 这是一个异步FIFO的完全代码实现的modelsim工程，并附有参考论文。 仅作为参考，当然其中也有很多不足，希望批评指教，相互学习。

  3. 所属分类：制造

    • 发布日期：2011-07-15
    • 文件大小：4194304
    • 提供者：sunlei017

  1. 异步fifo的verilog实现

  2. 异步FIFO实现，含fifo结构和部分verilog代码，以及对异步fifo的分析

  3. 所属分类：专业指导

    • 发布日期：2011-10-30
    • 文件大小：712704
    • 提供者：yyy45045

  1. 基于Verilog HDL的异步FIFO设计与实现

  2. 基于Verilog HDL的异步FIFO设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2012-12-20
    • 文件大小：692224
    • 提供者：skyscraper1234

  1. verilog fifo异步fifo的实现

  2. 基于fpga的异步fifo的实现，亲测可行，适用新手

  3. 所属分类：硬件开发

    • 发布日期：2015-06-09
    • 文件大小：674816
    • 提供者：qq470373513

  1. FIFO的Verilog实现

  2. 同步和异步FIFO的Verilog实现，Modelsim仿真,其中有FPGA具体实现的文档

  3. 所属分类：硬件开发

    • 发布日期：2015-09-24
    • 文件大小：754688
    • 提供者：u013056038

  1. FIFO的verilog描述

  2. 本文档包含一个同步fifo 两个异步fifo的Verilog代码实现，并配有相应的仿真文档。

  3. 所属分类：硬件开发

    • 发布日期：2018-01-09
    • 文件大小：4096
    • 提供者：wkxuan2741

  1. 异步FIFO的Verilog设计

  2. 　介绍异步F IFO的基本结构和工作原理,分析异步F IFO的设计难点及其解决办法,在传统设计的基础上提出 一种新颖的电路结构,用verilog描述并对其进行综合仿真并在FPGA上实现,得到较好的性能。

  3. 所属分类：嵌入式

    • 发布日期：2009-03-08
    • 文件大小：559104
    • 提供者：tayloverlong

  1. 异步FIFO，Verilog源码

  2. 异步FIFO，Verilog源码实现异步FIFO，异步FIFO的原理,

  3. 所属分类：电信

    • 发布日期：2018-10-31
    • 文件大小：55296
    • 提供者：lwjzjw

  1. 同步FIFO与异步FIFO的Verilog实现(附源代码和测试代码).doc

  2. 同步FIFO与异步FIFO的Verilog实现(附源代码和测试代码)

  3. 所属分类：硬件开发

    • 发布日期：2019-09-04
    • 文件大小：163840
    • 提供者：liuning19910307

  1. 异步fifo的verilog实现

  2. 该资源是实现了的通过异步fifo进行跨时钟域传输的vivado工程，在不同的时钟域进行fifo数据读写，并用读写地址的格雷码判断fifo空满产生空满标志。工程代码基于vivado2017.4，并在modelsim10.6上仿真成功。工程中附有testbench。

  3. 所属分类：硬件开发

    • 发布日期：2020-07-08
    • 文件大小：325632
    • 提供者：qq_37864715

  1. 基于Verilog HDL的异步FIFO设计与实现

  2. 本文提出一种新颖的异步FIFO设计方案，它通过先比较读写地址并结合象限检测法产生异步的空/满标志，再把异步的空/满标志同步到相应的时钟域。通过仿真验证，该方法是稳定有效的。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：90112
    • 提供者：weixin_38692100

  1. 基于激光告警系统的异步FIFO设计和实现

  2. 激光技术经过几十年的发展，激光武器已从理论走向实践。激光武器的大量出现带来了日益严峻的威胁，激光告警设备对激光来袭的探测与预报是激光对抗的基本手段。如何从复杂的环境下探测判断激光来袭信号是告警系统面临的首要任务。随着数字技术的发展，处理速度的不断提高，采用数字技术如FPGA等来处理告警信号成为可能。本文采用Verilog HDL语言设计了一种异步FIFO（时钟周期和相位相互独立），它不仅提供数据缓冲，而且能够实现不同时钟域间的转换等功能。 　　1 激光告警接收系统的数据采样和处理 　　对于高速在

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：274432
    • 提供者：weixin_38574132

  1. 一种基于音频解嵌的异步FIFO设计及FPGA实现

  2. 介绍了一种针对音频解嵌中的音频帧输出而采用的特定异步FIFO的设计。重点阐述了针对这一特定情况需要考虑到的FIFO深度及读写指针复位控制以及利用读写地址格雷码对FIFO的空、满标志信号的产生电路进行逻辑设计，用Verilog HDL硬件描述语言对电路进行RTL级设计，并使用Modelsim进行功能仿真，最后通过FPGA进行验证。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：200704
    • 提供者：weixin_38548717

  1. 同步FIFO和异步FIFO的Verilog实现

  2. 介绍同步FIFO原理，并且提供了verilog源代码；详细介绍了异步FIFO原理和两种实现方法，并提供verilog源代码。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：66560
    • 提供者：woshihuangayn3

  1. 基于异步FIFO实现不同时钟域间数据传递的设计

  2. 摘 要：数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步FIFO的方式给出了这个问题的一种解决方法，并采用Verilog 硬件描述语言通过前仿真和逻辑综合完成设计。 关键词：异步FIFO；时钟域；Verilog引言当今集成电路设计的主导思想之一就是设计同步化，即对所有时钟控制器件(如触发器、RAM等)都采用同一个时钟来控制。但在实际的应用系统中，实现完全同步化的设计非常困难，很多情况下不可避免地要完成数据在不同时钟域间的传递(如高速模块和低速模块之间的数据交换)

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：83968
    • 提供者：weixin_38552305
« 12 »