注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字逻辑_4位全加器课程设计

  2. 全加器的运用是相当的广泛的,像各种各样的CPU和某些模型机，然而对于快速正确的加法器的设计是相当的重要的，所以在这次课程设计我选择对全加器的设计与实现。 一个器件需要进一步的更新换代，在我所学的知识领域里面，我认为应该需要两个方面，一个是设计，有一个好的设计，它就像一种需求一样，即使这种设计在实际上暂时无法得到应用，但是，在一定时期以后，它是可以实现的。另一个是工艺，对于一个好的设计，由于工艺还没有达到那个水平没法进行对好的设计的实现。所以在这次我使用我所学过的知识进行对这个16位全加器进行设

  3. 所属分类：专业指导

    • 发布日期：2009-05-19
    • 文件大小：285696
    • 提供者：zhaojinghls0619

  1. 快速加法器的设计

  2. 快速加法器的设计，四位先行进位，三种方法设计32位，16位补码加法电路

  3. 所属分类：专业指导

    • 发布日期：2011-11-21
    • 文件大小：2048
    • 提供者：nikkic

  1. FIR数字滤波器的FPGA实现研究

  2. 如今，FPGA已成为数字信号处理系统的核心器件，尤其在数字通信、网络、视频和图像处理等领域。现在的FPGA不仅包含查找表、寄存器、多路复用器、分布式块存储器，而且还嵌入专用的快速加法器、乘法器和输入，输出设备。FPGA具有实现高速并行运算的能力，因而成为高性能数字信号处理的理想器件。此外，与专用集成电路(ASIC)相比，FPGA具有可重复编程的优点。 　　根据单位脉冲响应的不同，数字滤波器主要分为有限脉冲响应(FIR)和无限脉冲响应(IIR)2大类。在同样的设计要求下，IIR方式计算工作量较小

  3. 所属分类：硬件开发

    • 发布日期：2012-12-11
    • 文件大小：505856
    • 提供者：noodles5320

  1. 快速加法器的设计

  2. 快速加法器的几种方法以及设计思路，要求，内容详尽丰富

  3. 所属分类：讲义

    • 发布日期：2015-10-22
    • 文件大小：278528
    • 提供者：baidu_32216841

  1. VLSI数字信号处理-设计与实现

  2. 目 录 第一章绪论 1.1 引言 1.2本书各章内容简介 第二章计算机算术运算及其实现 2.1 引言 2.2算术运算的数的系统 2.2.1普通基数的数的系统 2.2.2带符号数字的数的系统 2.2.3定点数的表示法 2.2.4剩余数系统 2.3二进制加法器 2.3.1基本的加法／减法器 2.3.2多级进位存储加法器树 2.3.3流水线加法器 2.4二进制乘法器 2.4.1 Baugh-Wooley补码阵列乘法器的数学原理 2.4.2 8×8位Baugh-Wooley补码阵列乘法器的VHDL实

  3. 所属分类：其它

    • 发布日期：2009-02-20
    • 文件大小：3145728
    • 提供者：luofei23

  1. 32位快速加法器

  2. 带流水线的32位快速加法器。在设计过程中，将串行进位加法器和超前进位加法器相结合，即克服了完全采用超前进位算法实现上的逻辑复杂性，又解决了串行进位运算时间长的问题，提升了运算速率。

  3. 所属分类：硬件开发

    • 发布日期：2018-12-09
    • 文件大小：2097152
    • 提供者：weixin_44029272

  1. 8位快速加法器

  2. 在设计过程中，将串行进位加法器和超前进位加法器相结合，即克服了完全采用超前进位算法实现上的逻辑复杂性，又解决了串行进位运算时间长的问题，提升了运算速率。

  3. 所属分类：硬件开发

    • 发布日期：2018-12-09
    • 文件大小：51200
    • 提供者：weixin_44029272

  1. 深度解读低功耗高性能乘法器.pdf

  2. 在设计超大规模集成电路时，有许多不同的实体需要优化。 这些实体往往不能同时优化，只能以牺牲一个或多个其他实体为代价来改进一个实体。高效集成电路的设计在功率、面积和速度方面同时进行，已经成为一个非常具有挑战性的问题。 功耗是现代超大规模集成电路设计领域的一个重要参数。 在超大规模集成电路中，低功耗超大规模集成电路的设计是满足摩尔定律和生产更多备份和更轻的消费电子产品所必需的。 乘法经常出现在有限脉冲响应滤波器、快速傅里叶变换、离散余弦变换、卷积以及其他重要的DSP和多媒体内核中。 一个好的倍增器

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：745472
    • 提供者：weixin_39840588

  1. 华中科技大学计算机组成原理实验一实验二运算器设计储存系统设计

  2. 本资源包含华中科技大学计算机组成原理实验一运算器设计的前五个实验，和储存系统设计的前两个实验，下载后解压为circ文件即可。可以通过educoder平台 包含实验名称：8位可控加减法电路设计，CLA182四位先行进位电路设计，4位快速加法器设计，16位快速加法器设计，32位快速加法器设计，汉字字库存储芯片扩展实验，MIPS寄存器文件设计

  3. 所属分类：互联网

    • 发布日期：2020-05-17
    • 文件大小：480256
    • 提供者：qq_44767279

  1. 基于FPGA的快速加法器的设计与实现

  2. 基于FPGA的快速加法器的设计与实现，赵亚威，吴海波，加法器是算术运算的基本单元，可以有多种实现结构，采用不同的结构实现其耗用的资源和运算的速度也各不相同。本文研究了基于FPGA�

  3. 所属分类：其它

    • 发布日期：2020-02-23
    • 文件大小：178176
    • 提供者：weixin_38674675

  1. maxDNA分散控制系统的软件.pdf

  2. maxDNA分散控制系统的软件pdf,maxDNA分散控制系统的软件分散控制系统的专题介绍 说明:”表示该系统满足更高一级的部分标准,但不是全部。 在应用中,对工作站操作系统采取下列措施将有助于保护网终不受到攻击 排除不必要的连接 和自动化系统应防止有意或无意连接到 不设置拨号功能; 禁止所有不用的 交换机端口 任何连接电厂或业务系统的端口应安装硬什防火墙; 设置域和代理服务器减少系统相互访问; 阻塞不需要的通信避免因拒绝服务造成过程控制的扰动; 加强员工安全意识的教育 组态工具 组态工具包括

  3. 所属分类：其它

    • 发布日期：2019-10-13
    • 文件大小：455680
    • 提供者：weixin_38743481

  1. 4位快速加法器设计.zip

  2. 利用前一步设计好的四位先行进位电路构造四位快速加法器，其引脚定义如图所示，其中 X，Y 为四位相加数，Cin 为进位输入，S 为和数输出，Cout 为进位输出，G，P 为 4 位成组进位生成函数和成组进位传递函数

  3. 所属分类：互联网

    • 发布日期：2020-06-01
    • 文件大小：48128
    • 提供者：qq_45772158

  1. 优化FIR数字滤波器的FPGA实现

  2. 基于提高速度和减少面积的理念,对传统的FIR数字滤波器进行改良。考虑到FPGA的实现特点,研究并设计了采用Radix-2的Booth算法乘法器以及结合了CSA加法器和树型结构的快速加法器,并成功应用于FIR数字滤波器的设计中。滤波器的系数由Matlab设计产生。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：86016
    • 提供者：weixin_38682254

  1. 元器件应用中的基于流水线加法器的数字相关器设计

  2. 0引言 　　数字相关器是扩频通信体制下数字中频接收机核心部件之一，在数字扩频通信系统中应用广泛，但由于受数字信号处理器件速度限制，无法应用于高速宽带通信系统。其中一个重要原因是高位数的加法器进位延迟过大，使得在一个采样时钟节拍内无法完成一次累加运算，而导致相关运算错误。随着FPGA技术的快速发展，器件速度的不断提升，这一问题一定程度得到改善，但仍然无法满足高位数扩频码、高采样速率和大动态范围的数字相关器的工程实现，因此必须采用优化算法最大限度地减少加法器进位操作，从而降低电路延迟对数字相关处理

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：158720
    • 提供者：weixin_38552871

  1. 16位多级先行进位加法器

  2. 有测试文件，代码准确无错。为提高运算速度，可以参照超前进位加法器的设计思路，把16位加法器中的每四位作为一组，用位间快速进位的形成方法来实现16位加法器中的“组间快速进位”，就能得到16位快速加法器。其工作特点是组内并行、组间并行。设16位加法器，4位一组，分为4组：

  3. 所属分类：硬件开发

    • 发布日期：2020-11-03
    • 文件大小：167936
    • 提供者：qq_45861449

  1. EDA/PLD中的利用Virtex-5 SXT的高性能DSP解决方案

  2. 二十多年来，FPGA 为世人提供了最灵活、适应性极强、快速的设计环境。早期的 DSP 设计人员发现，可将一种可再编程的门海用于数字信号处理。如果把内置到 FPGA 架构中的乘法器、加法器和累加单元结合起来，就可以利用大规模并行计算实现有效的滤波器算法。 　　在未加工频率性能方面的损失，通过并行计算得到了弥补，而且得远大于失，可谓“失之东隅，收之桑榆”；由此获得的 DSP 带宽完全可与替代方案媲美。随着时间的推移，乘法器和加法器的实施越来越高效。1998 年，Xilinx 顺理成章推出了第一个集

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：134144
    • 提供者：weixin_38725426

  1. 单片机与DSP中的FIR数字滤波器的FPGA实现研究

  2. 如今，FPGA已成为数字信号处理系统的核心器件，尤其在数字通信、网络、视频和图像处理等领域。现在的FPGA不仅包含查找表、寄存器、多路复用器、分布式块存储器，而且还嵌入专用的快速加法器、乘法器和输入，输出设备。FPGA具有实现高速并行运算的能力，因而成为高性能数字信号处理的理想器件。此外，与专用集成电路(ASIC)相比，FPGA具有可重复编程的优点。 　　根据单位脉冲响应的不同，数字滤波器主要分为有限脉冲响应(FIR)和无限脉冲响应(IIR)2大类。在同样的设计要求下，IIR方式计算工作量较小

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：253952
    • 提供者：weixin_38723027

  1. EDA/PLD中的在Matlab中实现FPGA硬件设计

  2. 摘要：System Generator for DSP是Xilinx公司开发的基于Matlab的DSP开发工具同时也是一个基于FPGA的信号处理建模和设计工具。文章介绍了在Matlab中使用System Generator for DSP实现FPGA硬件设计的方法，同时给出了一个应用实例。 关键词：Matlab；FPGA；System Generator；DSP近年来，在数字通信、网络、视频和图像处理领域，ＦＰＧＡ已经成为高性能数字信号处理系统的关键元件。ＦＰＧＡ的逻辑结构不仅包括查找表

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：87040
    • 提供者：weixin_38750007

  1. 单片机与DSP中的利用 Virtex-5 SXT 的高性能 DSP 解决方案

  2. 二十多年来，FPGA 为世人提供了最灵活、适应性极强、快速的设计环境。早期的 DSP 设计人员发现，可将一种可再编程的门海用于数字信号处理。如果把内置到 FPGA 架构中的乘法器、加法器和累加单元结合起来，就可以利用大规模并行计算实现有效的滤波器算法。 　　在未加工频率性能方面的损失，通过并行计算得到了弥补，而且得远大于失，可谓“失之东隅，收之桑榆”；由此获得的 DSP 带宽完全可与替代方案媲美。随着时间的推移，乘法器和加法器的实施越来越高效。1998 年，Xilinx 顺理成章推出了第一个

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：119808
    • 提供者：weixin_38670433

  1. 利用Virtex-5 SXT的高性能DSP解决方案

  2. 二十多年来，FPGA 为世人提供了灵活、适应性极强、快速的设计环境。早期的 DSP 设计人员发现，可将一种可再编程的门海用于数字信号处理。如果把内置到 FPGA 架构中的乘法器、加法器和累加单元结合起来，就可以利用大规模并行计算实现有效的滤波器算法。 　　在未加工频率性能方面的损失，通过并行计算得到了弥补，而且得远大于失，可谓“失之东隅，收之桑榆”；由此获得的 DSP 带宽完全可与替代方案媲美。随着时间的推移，乘法器和加法器的实施越来越高效。1998 年，Xilinx 顺理成章推出了个集成于

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：155648
    • 提供者：weixin_38502239
« 12 »