注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 74系列芯片资料 74564 TTL 八位三态反相输出D触发器

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-05-02
    • 文件大小：122880
    • 提供者：codychang

  1. 74系列IC带管脚图

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-07-26
    • 文件大小：703488
    • 提供者：yan131423yong

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11264
    • 提供者：txwlltt

  1. 32位二进制快速进位加法器 VHDL 源代码

  2. 32位二进制快速进位加法器 VHDL 源代码 32位二进制快速进位加法器 VHDL 源代码

  3. 所属分类：其它

    • 发布日期：2010-01-26
    • 文件大小：6144
    • 提供者：fubo200511

  1. 74LS系列集成块功能介绍

  2. 74LS系列集成块功能介绍 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc

  3. 所属分类：其它

    • 发布日期：2010-03-29
    • 文件大小：14680064
    • 提供者：xue041480

  1. 32位快速加法器(Verilog)

  2. 32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块

  3. 所属分类：硬件开发

    • 发布日期：2011-11-02
    • 文件大小：4096
    • 提供者：teresa_no1

  1. 32位快速加法器源代码（Verilog）

  2. 32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块

  3. 所属分类：嵌入式

    • 发布日期：2011-11-02
    • 文件大小：4096
    • 提供者：teresa_no1

  1. 32位快速加法器源代码（Verilog）

  2. 32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块

  3. 所属分类：其它

    • 发布日期：2011-11-02
    • 文件大小：4096
    • 提供者：teresa_no1

  1. 32位进位选择加法器

  2. verilog HDL 32位选择进位加法器 （快速加法器）

  3. 所属分类：专业指导

    • 发布日期：2011-11-22
    • 文件大小：2048
    • 提供者：zju_zjb

  1. 数字元器件74系列各种器件简介

  2. 常用74系列功能介绍： 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K

  3. 所属分类：教育

    • 发布日期：2012-10-07
    • 文件大小：30408704
    • 提供者：zzsok

  1. 32位进位选择加法器

  2. 32位进位选择加法器，内含4位加法器、选择器等模块，成功实现32位的进位选择加法，快速有效.rar

  3. 所属分类：嵌入式

    • 发布日期：2016-01-02
    • 文件大小：2048
    • 提供者：sinat_27354593

  1. VLSI数字信号处理-设计与实现

  2. 目 录 第一章绪论 1.1 引言 1.2本书各章内容简介 第二章计算机算术运算及其实现 2.1 引言 2.2算术运算的数的系统 2.2.1普通基数的数的系统 2.2.2带符号数字的数的系统 2.2.3定点数的表示法 2.2.4剩余数系统 2.3二进制加法器 2.3.1基本的加法／减法器 2.3.2多级进位存储加法器树 2.3.3流水线加法器 2.4二进制乘法器 2.4.1 Baugh-Wooley补码阵列乘法器的数学原理 2.4.2 8×8位Baugh-Wooley补码阵列乘法器的VHDL实

  3. 所属分类：其它

    • 发布日期：2009-02-20
    • 文件大小：3145728
    • 提供者：luofei23

  1. 32位快速加法器

  2. 带流水线的32位快速加法器。在设计过程中，将串行进位加法器和超前进位加法器相结合，即克服了完全采用超前进位算法实现上的逻辑复杂性，又解决了串行进位运算时间长的问题，提升了运算速率。

  3. 所属分类：硬件开发

    • 发布日期：2018-12-09
    • 文件大小：2097152
    • 提供者：weixin_44029272

  1. 8位快速加法器

  2. 在设计过程中，将串行进位加法器和超前进位加法器相结合，即克服了完全采用超前进位算法实现上的逻辑复杂性，又解决了串行进位运算时间长的问题，提升了运算速率。

  3. 所属分类：硬件开发

    • 发布日期：2018-12-09
    • 文件大小：51200
    • 提供者：weixin_44029272

  1. 华中科技大学计算机组成原理实验一 运算器设计（加法器设计）

  2. 华中科技大学计算机组成原理实验一 运算器设计（加法器设计） 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计

  3. 所属分类：互联网

    • 发布日期：2020-05-20
    • 文件大小：724992
    • 提供者：weixin_43330835

  1. EPM240,EPM570 代替方案，功能更多，成本更低，兼容5V电平。-40~100℃，工艺更先进，功耗更低！-EF1A650.pdf

  2. EPM240,EPM570 代替方案，功能更多，成本更低，兼容5V电平。-40~100℃，工艺更先进，功耗更低！-EF1A650.pdf安路科技ELF器件系列数据手册 ANLOGIG 安科技 目录 2.58电还迟 22 2.5.91C接厂 22 2.5.10密配置选项 22 2.5.11配置接口D....………2 3直流和丈流特性. 23 3.1直流电气特性. …23 3.1.1最大绝额定值 23 31.2摆荐基本操作条件 24 3.1.3静态供电电流2 25 3.1.4热插拔规格. 25 3.

  3. 所属分类：其它

    • 发布日期：2019-09-03
    • 文件大小：1048576
    • 提供者：weixin_38744153

  1. 4位快速加法器设计.zip

  2. 利用前一步设计好的四位先行进位电路构造四位快速加法器，其引脚定义如图所示，其中 X，Y 为四位相加数，Cin 为进位输入，S 为和数输出，Cout 为进位输出，G，P 为 4 位成组进位生成函数和成组进位传递函数

  3. 所属分类：互联网

    • 发布日期：2020-06-01
    • 文件大小：48128
    • 提供者：qq_45772158

  1. logsimCLA182四位先行进位电路设计.txt

  2. 帮助学生掌握快速加法器中先行进位的原理，能利用相关知识设计444位先行进位电路，并利用设计的444位先行进位电路构造444位快速加法器，能分析对应电路的时间延迟。仅供参考

  3. 所属分类：其它

    • 发布日期：2020-06-05
    • 文件大小：483328
    • 提供者：m0_47399957

  1. 元器件应用中的基于流水线加法器的数字相关器设计

  2. 0引言 　　数字相关器是扩频通信体制下数字中频接收机核心部件之一，在数字扩频通信系统中应用广泛，但由于受数字信号处理器件速度限制，无法应用于高速宽带通信系统。其中一个重要原因是高位数的加法器进位延迟过大，使得在一个采样时钟节拍内无法完成一次累加运算，而导致相关运算错误。随着FPGA技术的快速发展，器件速度的不断提升，这一问题一定程度得到改善，但仍然无法满足高位数扩频码、高采样速率和大动态范围的数字相关器的工程实现，因此必须采用优化算法最大限度地减少加法器进位操作，从而降低电路延迟对数字相关处理

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：158720
    • 提供者：weixin_38552871

  1. 16位多级先行进位加法器

  2. 有测试文件，代码准确无错。为提高运算速度，可以参照超前进位加法器的设计思路，把16位加法器中的每四位作为一组，用位间快速进位的形成方法来实现16位加法器中的“组间快速进位”，就能得到16位快速加法器。其工作特点是组内并行、组间并行。设16位加法器，4位一组，分为4组：

  3. 所属分类：硬件开发

    • 发布日期：2020-11-03
    • 文件大小：167936
    • 提供者：qq_45861449
« 12 »