注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 硬件工程师面试试题五百例

  2. 本书有诸多的模拟电路、数字电路、IC设计基础（流程、工艺、版图、器件）、单片机、MCU、计算机原理、信号与系统、DSP、嵌入式、软件等等面试题。

  3. 所属分类：硬件开发

    • 发布日期：2009-07-02
    • 文件大小：208896
    • 提供者：jiuweidemoqi

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4194304
    • 提供者：yanlihui13579

  1. FPGA设计：一个ASIC设计流程实例

  2. FPGA设计流程实例，挺详细的 本文的第1 章简要介绍了深亚微米数字集成电路的设计流程。从第2 章开始我们将分 章节详细介绍各个主要步骤。第2 章介绍系统行为级仿真方法。第3 章介绍行为级综合和 模型编译。第4 章解释了综合的概念，介绍了逻辑综合的实现及讨论了几个常见问题的解 决方法。第5 章解决了版图后仿真的实现问题，阐述了各种技术库的生成，比较了系统行 为级仿真和综合后仿真的区别。第6 章介绍了Formal Verification 和其他辅助工具的应 用。第7 章详细讲述了自动化布局布线

  3. 所属分类：嵌入式

    • 发布日期：2010-04-12
    • 文件大小：2097152
    • 提供者：liurui1030

  1. 一个ASIC设计流程实例

  2. 本文的第1 章简要介绍了深亚微米数字集成电路的设计流程。从第2 章开始我们将分 章节详细介绍各个主要步骤。第2 章介绍系统行为级仿真方法。第3 章介绍行为级综合和 模型编译。第4 章解释了综合的概念，介绍了逻辑综合的实现及讨论了几个常见问题的解 决方法。第5 章解决了版图后仿真的实现问题，阐述了各种技术库的生成，比较了系统行 为级仿真和综合后仿真的区别。第6 章介绍了Formal Verification 和其他辅助工具的应 用。第7 章详细讲述了自动化布局布线方法，解决了clock tree

  3. 所属分类：嵌入式

    • 发布日期：2010-06-13
    • 文件大小：4194304
    • 提供者：xuri2012

  1. verilog详细教程

  2. 北京大学微电子所有关数字集成电路设计的教学资源，详细介绍了从verilog到版图的数字集成电路设计的流程。

  3. 所属分类：专业指导

    • 发布日期：2010-07-22
    • 文件大小：6291456
    • 提供者：jianghuboke

  1. verilog详细教程

  2. 北大微电子所数字集成电路设计的教学资源，详细的介绍了数字集成电路设计从verilog到版图的流程。

  3. 所属分类：专业指导

    • 发布日期：2010-07-22
    • 文件大小：2097152
    • 提供者：jianghuboke

  1. Verilog_HDL经典教程实用手册

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2011-06-02
    • 文件大小：4194304
    • 提供者：heirfr

  1. 数字版图设计教程

  2. 数字版图设计流程-------还可以.。。。。。。。

  3. 所属分类：专业指导

    • 发布日期：2011-08-18
    • 文件大小：622592
    • 提供者：ctltabc

  1. Encounter_数字版图设计流程

  2. encounter入门简介，新手入门必备，大家互相学习。

  3. 所属分类：嵌入式

    • 发布日期：2011-11-05
    • 文件大小：730112
    • 提供者：cainiaozhainan

  1. 一个ASIC设计流程实例

  2. 本文介绍了基于标准单元库的深亚微米数字集成电路的自动化设计流程。此流程从 设计的系统行为级描述或RTL 级描述开始，依次通过系统行为级的功能验证，设计综合， 综合后仿真，自动化布局布线，到最后的版图后仿真

  3. 所属分类：硬件开发

    • 发布日期：2011-11-27
    • 文件大小：2097152
    • 提供者：uestcnn

  1. Verilog_HDL教程.pdf

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2012-03-12
    • 文件大小：4194304
    • 提供者：lzj1987

  1. 二级密勒补偿运算放大器设计

  2. 集成电路相对与数字集成电路的规律性和离散性，计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。但这并不适用于模拟电路设计。一般来说，模拟电路设计仍然需要手工进行。因此，仔细研究模拟电路的设计过程，熟悉那些提高设计效率、增加设计成功机会的原则是非常必要的[1]。为此，本手册以应用最为广泛的CMOS 两级密勒补偿运算跨导放大器为例，详细介绍设计电路的详细流程。运算放大器（简称运放）是许多模拟系统和混合信号系统中的一个完整部分。各种不同复杂程度的运放被用来实现各种功能：

  3. 所属分类：专业指导

    • 发布日期：2012-03-17
    • 文件大小：1048576
    • 提供者：mojiexiaobenben

  1. vhdl教程 挺好的资源

  2. vhdl学习资料，大家喜欢就看看吧VHDL培训教程 第一讲、VHDL简介及其结构 第二讲、VHDL中的对象、操作符、数据类型 第三讲、VHDL中的控制语句及模块 第四讲、状态机的设计VHDL培训教程 欢迎参加VHDL培训 浙江大学电子信息技术研究所 电子设计自动化(EDA)培训中心 编写:王勇 TEL:7951949或7951712 EMAIL:wangy@isee.zju.edu.cn第一讲、VHDL简介及其结构 • 通过本课的学习您可以了解以下几点 1、VHDL 的基本概念 2、VHDL的

  3. 所属分类：C

    • 发布日期：2008-10-27
    • 文件大小：490496
    • 提供者：ylw51100

  1. 电子类各大公司笔试题目

  2. 提供各大公司笔试题 与君共勉 模拟电路 数字电路 IC设计基础（流程、工艺、版图、器件） 单片机、MCU、计算机原理 信号与系统

  3. 所属分类：硬件开发

    • 发布日期：2008-11-14
    • 文件大小：32768
    • 提供者：adahong598

  1. 收集各家知名企业的硬件工程师面试试题

  2. 硬件工程师面试试题，收集各家知名企业的试题。包括模拟电路，数字电路，IC设计基础（流程、工艺、版图、器件），单片机、MCU、计算机原理，信号与系统，DSP、嵌入式、软件等，还有 主观题。

  3. 所属分类：硬件开发

    • 发布日期：2009-02-13
    • 文件大小：61440
    • 提供者：cub

  1. Encounter-数字版图设计流程

  2. 基于 hejian18 工艺的 SOC Ecounter 数字版图设计流程

  3. 所属分类：硬件开发

    • 发布日期：2019-03-20
    • 文件大小：1048576
    • 提供者：u011338897

  1. 独特的EDAAMSIC设计流程，可提供紧密集成的混合信号设计套件.pdf

  2. 一些 EDA 工具供应商提供了用于 AMS 设计的软件，但这些工具不是成本太高（性价比低），就是需要大量数据操作和手动集成的自定义点工具。   这个独特的 EDA AMS IC 设计流程涵盖： • 前端设计 • 物理版图布局功能 • 物理验证 • 建模版图的作用 • 精简的数字物理设计 • 全芯片组装   了解更多有关该设计流程的信息，它具有独特的优势，可提供紧密集成的混合信号设计套件

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：6291456
    • 提供者：weixin_39840387

  1. CMOS集成电路EDA技术_14161445.pdf

  2. 电子设计自动化（EDA）工具主要是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技术新成果而研制成的电子辅助软件包。该软件包可以使设计者在虚拟的计算机环境中进行早期的设计验证，有效缩短电路实体迭代验证的时间，提高集成电路芯片设计的成功率。一款成功的集成电路芯片源于无数工程师成功的设计，而成功的设计在很大程度上又取决于有效、成熟的集成电路EDA设计工具。本书根据普通高校微电子学与固体电子学（集成电路设计）专业的课堂教学和实验要求，以提高实际工程设计能力为目的，采取循序渐进的方式，介绍

  3. 所属分类：硬件开发

    • 发布日期：2019-09-22
    • 文件大小：23068672
    • 提供者：weixin_38228119

  1. 以OPENACCESS为基础的PCell缓存技术

  2. 在计算机程序中，我们使用缓存技术将常用功能的结果储存到磁盘上，所以当我们执行重复的指令时，就可以不必重复执行，却能够更快速地获得结果。同样的技术也可用来加速定制IC设计中参数化单元(parameterizedcell，PCells)的显示。有些电子设计自动化(EDA)工具会自动缓存PCells以提高效能;有些要求额外的授权;而其他则完全不提供快速读取能力。除了效能优势以外，PCell缓存技术还可以让设计流程中其他的工具能够读取并使用工具专属的PCells。 　　PCells运用于模拟与定制

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：235520
    • 提供者：weixin_38675341

  1. 一种基于改进基4 Booth算法和Wallace树结构的乘法器设计

  2. 以实现25×18位带符号快速数字乘法器为目标，采用改进的基4 Booth算法以3位编码产生部分积，优化最低位产生电路，使用统一的操作扩展各部分积符号位，相比于传统方法提高了阵列规则性、节省了芯片面积；用传输门构成基本压缩器，并在此基础上优化实现高阶压缩器，进而组成一个Wallace树结构，同时将9组部分积压缩为2组，使电路仅需3级压缩、关键路径延迟时间为8个异或门延迟，有效地提高了压缩效率和降低了关键路径延迟时间。采用GF 28 nm CMOS工艺，以全定制流程设计，版图面积为0.011 2 m

  3. 所属分类：其它

    • 发布日期：2021-01-26
    • 文件大小：1048576
    • 提供者：weixin_38668225