注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字逻辑课程设计之数字式秒表

  2. 数字是秒表 设计要求： 1.设计并制作符合要求的电子秒表， 2.由6位显示，两位显示‘分’，两位显示秒，两位显示百分秒， 3.最大至99分59.99秒 4.具有清零，启动，暂停，继续功能 5，最多2个控制按键 是我们最近的课程设计的小题目，我刚做完，采用74160十进制加法计数器设计完成，通过仿真波形测试，无60秒的暂态，误差小于0.0003秒。内附帮助文件，原理图与波形解压后请放在非中文目录下

  3. 所属分类：嵌入式

    • 发布日期：2009-06-26
    • 文件大小：5120
    • 提供者：yjf309

  1. 基于Multisim的数字秒表设计

  2. 利用Multisim仿真软件研究并设计一个纯硬件构成的六位数字秒表。该秒表主要包括自行设计的时钟发生电路，以74LS160为基础的计数器，以及LED译码驱动电路，外围控制电路等，并简要说明了硬件结构。仿真结果表明，该设计思路合理，可行，运行可靠，易于实现。

  3. 所属分类：嵌入式

    • 发布日期：2009-10-31
    • 文件大小：535552
    • 提供者：pqopqo

  1. 基于FPGA的数字秒表的VHDL设计

  2. 【摘要】文章介绍了用于体育比赛的数字秒表的VHDL 设计, 并基于FPGA 在MAXPLUS2 软件下, 采用ALTRA 公司FLEX10K 系列的EPF10K10LC84- 4 芯片进行了计算机仿真。 【关键词】FPGA; 数字秒表; VHDL

  3. 所属分类：硬件开发

    • 发布日期：2010-01-11
    • 文件大小：97280
    • 提供者：semi704

  1. 基于FPGA的数字秒表设计

  2. 本科生毕业论文(设计)开题报告书 题 目： 基于FPGA的数字秒表设计 学生姓名： *********** 学 号： ********** 专业班级： 自动化******班 指导老师： ************ 2010年 3 月 20 日 论文（设计）题目 ISP技术及其应用研究 课题目的、意义及相关研究动态： 课题设计的主要目的：运用所学的数字电子技术的基本知识和数字电子电路的设计方法，将数字电子技术的基础知识与EDA技术有机地联系起来，EDA电子仿真软件的仿真功能强大，具有完备的文件库，

  3. 所属分类：嵌入式

    • 发布日期：2010-06-16
    • 文件大小：747520
    • 提供者：sanpao2010

  1. 体育比赛用的数字秒表

  2. 一、 实验任务及要求 设计用于体育比赛用的数字秒表，要求： 1、 及时精度大雨1/1000秒，计数器能显示1/1000秒时间，提供给计时器内部定时的始终频率为12MHz；计数器的最长计时时间为1小时，为此需要一个7位的显示器，显示的最长时间为59分59.999秒。 2、设计有复位和起/停开关。 （1）、复位开关用来使计时器清零，并做好计时准备。 （2）、起/停开关的使用方法与传统的机械式计数器相同，即按一下起/停开关，启动计时器开始计时，再按一下起/停开关计时终止。 （3）、复位开关可以在任何

  3. 所属分类：网络攻防

    • 发布日期：2010-07-02
    • 文件大小：156672
    • 提供者：antonio321

  1. 数字电路课程设计有关数字秒表的设计与仿真

  2. 2.1 方案一：基于单片机系统实现数字秒表 利用C51单片机控制外围电路，通过编程定时计数，数码管显示，以及软件编程方法实现防抖动开关控制清零，启动，记录。从而实现数字秒表功能。 优点:实现的外围硬件电路设计简单，利用C语言编程的可移植性较强。 缺点：对C语言的编程能力要求高，需要重复调试程序来实现数字秒表的基本功能，调试电路的工作量大。

  3. 所属分类：电信

    • 发布日期：2011-07-06
    • 文件大小：1048576
    • 提供者：ttxxcc1114

  1. 数字秒表--EDA课程设计完整版(设计报告+仿真文件+硬件实现）

  2. EDA课程设计完整版---数字秒表(设计报告+仿真文件+硬件实现+仿真截图) 这是本人的课程设计，内容详尽，并包括下载到实验箱生成的文件还有相应截图。

  3. 所属分类：专业指导

    • 发布日期：2012-02-13
    • 文件大小：1048576
    • 提供者：zhj8861991

  1. 基于定时器计数器的秒表仿真和C语言开发

  2. 数字秒表的工作原理 本设计中的数字秒表的核心是AT89C51单片机，其内部带有4KB在线可编程Flash存储器的单片机，无须外扩程序存储器，硬件电路主要由四部分构成：时钟电路，复位电路，键盘以及显示电路。 时钟电路是秒表硬件电路的核心，没有时钟电路，电子表将无法正常工作计时。本系统时钟电路采用的晶振的频率为12MHz，定时器采用的是定时器0工作在方式1定时。键盘可对秒表进行暂停、恢复、清零处理，还可以实现调微秒、调秒、调分。显示电路由1个八位一体共阴级LED数码管构成，它的段控端和位控端通过与

  3. 所属分类：C/C++

    • 发布日期：2012-05-06
    • 文件大小：522240
    • 提供者：junge779

  1. 基于VHDL的数字秒表

  2. 为便于查找该路径中的文件名以中文命名，需改为纯英文即可调试仿真!

  3. 所属分类：硬件开发

    • 发布日期：2012-11-11
    • 文件大小：417792
    • 提供者：lixiaomingtama

  1. 自制数字秒表全套资料

  2. 自制数字秒表全套资料，内有仿真，电路图，和单片机的程序等，资料非常齐全，是一份非常好的资料。

  3. 所属分类：硬件开发

    • 发布日期：2013-09-15
    • 文件大小：210944
    • 提供者：s2020314

  1. 数字秒表multsim仿真

  2. 数字秒表是采用数字电路实现对分、秒，数字显示的计时装置,广泛用于体育竞赛中。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字秒表的精度,远远超过老式秒表, 秒表的数字化给人们生产生活带来了极大的方便。

  3. 所属分类：嵌入式

    • 发布日期：2009-04-18
    • 文件大小：272384
    • 提供者：linginc

  1. 基于VHDL的数字秒表的设计

  2. 含所有模块程序及注解， 也有原理图文件， 仿真图文件， 对仿真做了分析， 有时、分、秒、毫秒功能， 启停键， 清零键。

  3. 所属分类：嵌入式

    • 发布日期：2009-04-18
    • 文件大小：117760
    • 提供者：liweiyuanquan

  1. EDA数字秒表的设计

  2. 关于EDA数字秒表的课程设计，包括仿真截图和波形校准

  3. 所属分类：专业指导

    • 发布日期：2013-12-17
    • 文件大小：506880
    • 提供者：u013188637

  1. 基于multisim的多功能数字钟仿真_1.zip

  2. 基于multisim的多功能数字钟仿真，不使用单片机。为纯逻辑门等数字电路。可以实现校准，闹钟，定时，秒表，整点报时功能。

  3. 所属分类：软件测试

    • 发布日期：2020-07-24
    • 文件大小：1048576
    • 提供者：jellywon

  1. 一种基于FPGA的数字秒表设计方法

  2. 文中介绍了一种基于FPGA的数字秒表设计方法。采用VHDL硬件描述语言， 运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。最后经实验验证， 该数字秒表计时准确， 输入信号能准确控制秒表运行。系统所采用的自上而下的模块化设计方法， 对于其他复杂的系统设计也有很强的借鉴意义。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：83968
    • 提供者：weixin_38590520

  1. 数字电路课程设计---数字秒表

  2. 数字电路课程设计之数字秒表。内有报告，与Multisim仿真图。运用555、74LS160、CD4053搭建的纯硬件电路实现60s秒表实现。

  3. 所属分类：电信

    • 发布日期：2020-09-27
    • 文件大小：18874368
    • 提供者：qq_45421200

  1. 嵌入式系统/ARM技术中的基于FPGA的数字秒表设计与仿真

  2. 数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA.对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。 　　文中着

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：173056
    • 提供者：weixin_38613681

  1. 基于FPGA的数字秒表设计与实现

  2. 在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：215040
    • 提供者：weixin_38608866

  1. EDA/PLD中的基于FPGA的数字秒表的设计

  2. 应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了系统的开发时间，提高了工作效率。本文介绍一种以FPGA为核心，以VHDL为开发工具的数字秒表，并给出源程序和仿真结果。 　　1 系统设计方案 　　1．1 系统总体框图 　　数字秒表主要有分频器、计数模块、功能控制模块、势能控制模块和显示输出模块组成。系统框图如图1所示。 　　本次的设计仿真选用以EPlC6Q240芯片为核心的FPGA开发板，该开发板提供了较完善的外围周边电路和信号接口，并提供了一块4位7段数码

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：342016
    • 提供者：weixin_38741195

  1. 基于FPGA的数字秒表的设计

  2. 应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了系统的开发时间，提高了工作效率。本文介绍一种以FPGA为，以VHDL为开发工具的数字秒表，并给出源程序和仿真结果。 　　1 系统设计方案 　　1．1 系统总体框图 　　数字秒表主要有分频器、计数模块、功能控制模块、势能控制模块和显示输出模块组成。系统框图如图1所示。 　　本次的设计仿真选用以EPlC6Q240芯片为的FPGA开发板，该开发板提供了较完善的外围周边电路和信号接口，并提供了一块4位7段数码管的扩展

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：501760
    • 提供者：weixin_38506138
« 12 3 4 5 »