注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA 时序约束的方法

  2. FPGA的时序约束，在QUARTUS中进行仿真前的一些设置，来达到时序约束的目的

  3. 所属分类：硬件开发

    • 发布日期：2009-08-26
    • 文件大小：33792
    • 提供者：jonhson3352

  1. 内存时序以及内存时序优化

  2. 内存时序以及内存时序优化，能够把电脑提高一点性能，diy爱好者就不要错过了

  3. 所属分类：专业指导

    • 发布日期：2011-02-01
    • 文件大小：22528
    • 提供者：lackteacher12

  1. 时序优化实验部分

  2. 我们提到特性阻抗的时候，通常很少考虑它与频率的关系。其原因在于，特性阻抗是传输线的一个相当稳定的属性，主要和传输线的结构也就是横截面的形状有关。从工程的角度来说，把特性阻抗作为一个恒定量是合理的。说实话，搞了这么长时间的SI设计，还没碰到需要考虑特性阻抗变化的情况。

  3. 所属分类：硬件开发

    • 发布日期：2013-04-21
    • 文件大小：3145728
    • 提供者：u010394418

  1. 静态时序分析三部曲之基础篇

  2. 比较详尽的阐述了FPGA中时序分析的基本原理，时序分析模型。图文并茂的说明了时序分析中用的基本概念如（Launch / latch edges、Setup/hold times、 Data /clock arrival time、Data required time等等），为后续的 第二篇：使用Quartus II Timequest时序分析器约束分析设计 第三篇：Quartus II时序优化策略篇奠定坚实的基础。

  3. 所属分类：嵌入式

    • 发布日期：2014-04-14
    • 文件大小：1048576
    • 提供者：alasga001

  1. FPGA时序优化

  2. FPGA的论文研究在百度文库上一直比较紧缺，找不到相关的。本文是一篇不错的有关FPGA的时序研究的论文

  3. 所属分类：硬件开发

    • 发布日期：2015-01-17
    • 文件大小：143360
    • 提供者：y1z2y3

  1. FPGA时序优化策略

  2. 这个是时序约束的学习资料，对工作与学习是有帮助的哦。

  3. 所属分类：硬件开发

    • 发布日期：2015-02-08
    • 文件大小：3145728
    • 提供者：fcc2008

  1. Altera时序优化培训03_TimeQuest_应用实验

  2. Altera时序优化培训03_TimeQuest_应用实验

  3. 所属分类：硬件开发

    • 发布日期：2015-05-13
    • 文件大小：2097152
    • 提供者：erkwun

  1. ASIC后端时序优化锦囊工具

  2. ASIC后端时序优化锦囊工具

  3. 所属分类：硬件开发

    • 发布日期：2016-12-02
    • 文件大小：230400
    • 提供者：lzx1985217

  1. FPGA时序优化及约束

  2. 随着FPGA的应用越来越广，FPGA的开发难度和时间对于项目的影响也越来重要，尤其是时序违例给项目的稳定度带来的影响更大。该文档主要针对FPGA设计中的时序违例进行分析并进行优化和约束，希望对大家的学习有所帮助。

  3. 所属分类：硬件开发

    • 发布日期：2018-09-20
    • 文件大小：10485760
    • 提供者：u010971957

  1. FPGA时序优化方法

  2. 该文档详细介绍了fpga难点时序优化的方法.

  3. 所属分类：嵌入式

    • 发布日期：2018-09-25
    • 文件大小：2097152
    • 提供者：t9r4n1

  1. 培训班教程5. FPGA时序优化方法

  2. 培训班教程5. FPGA时序优化方法，希望对大家有用处的哦

  3. 所属分类：硬件开发

    • 发布日期：2018-10-30
    • 文件大小：2097152
    • 提供者：fcc2008

  1. 煤矿巷道掘进工序和时序优化研究

  2. 为了解决巷道掘进中生产工序推动不合理、生产工序环节不合理、生产工序时间有缺口、生产管理不到位等问题,以孙村煤矿31119炮掘工作面为研究对象,对掘进的作业工序以及工人的劳动组织状况等进行具体的写实、分析以及改进优化,最终有效解决了交接班、割煤、临时支护、永久支护、延伸带式输送机、清理工作面等存在的问题。结果表明:实施煤炭企业的内部优化是煤炭减成本增效率的有效途径。

  3. 所属分类：其它

    • 发布日期：2020-04-26
    • 文件大小：1048576
    • 提供者：weixin_38548717

  1. 静态时序分析与优化.docx

  2. FPGA静态时序优化方法总结，是在quartus平台上进行的。自己总结的一些小技巧，欢迎大家下载~

  3. 所属分类：嵌入式

    • 发布日期：2019-07-28
    • 文件大小：4194304
    • 提供者：qq_43445577

  1. 【技术分享】时序分析及优化实例介绍

  2. 这个实例我们来看看如何对设计进行时序优化。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：81920
    • 提供者：weixin_38610717

  1. 翻译：FPGA高级设计第一章之时序优化

  2. FPGA高级设计第一章之时序优化。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：71680
    • 提供者：weixin_38543280

  1. 时序优化之寄存器平衡实例

  2. 我们知道在组合逻辑之间插入寄存器可以优化设计的时序，而如果只是调整寄存器的位置来优化实现，这种技术被称为寄存器平衡。《高级设计》一书中提供了一个简单代码实例用以展示这种技术。这里我们需要注意的是本文介绍的是基于代码级别的寄存器平衡技术，各个eda厂家提供的编译工具里也有一只选项叫做寄存器平衡，这个我们会在后面讨论。

  3. 所属分类：其它

    • 发布日期：2020-08-03
    • 文件大小：32768
    • 提供者：weixin_38643407

  1. 时序优化实例演示

  2. 这个实例我们来看看如何对设计进行时序优化，假设设计的顶层框图如图1所示， 该设计在两个系统之间实现了一个POS-PHY第三层链路。

  3. 所属分类：其它

    • 发布日期：2020-08-03
    • 文件大小：80896
    • 提供者：weixin_38734506

  1. 电源技术中的正确的同步降压FET时序设计

  2. 由于工程师们都在竭尽所能地获得其电源的最高效率，时序优化正变得越来越重要。在开关期间，存在两个过渡阶段：低压侧开关开启和高压侧开关开启。 　　低压侧开启开关至关重要，因为该过渡阶段几乎没有损耗，也即“无损开启”.在高压侧开关关闭以后，电感电流驱动开关节点电压无损接地。开启低压侧开关的最佳时机便为过渡结束时。如果在低压侧开启以前主体二极管短暂导电，则其无关紧要，因为它不会导致反向恢复损耗。在下一个开关过渡之前，该结点处的过剩载流全部耗散。但是，如果电流仍然长时间存在于主体二极管内，则会有过高的传

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：162816
    • 提供者：weixin_38741540

  1. 基于有用时序偏差的时序优化方法

  2. 提出了一种利用有用时序偏差来提高电路性能的方法，利用时钟偏差规划算法在时钟树综合之前对时序偏差重新调整规划，以提高电路的性能。使用ISCAS89作为实验对象来验证算法并进行了分析。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：381952
    • 提供者：weixin_38707217

  1. 正确的同步降压FET时序设计

  2. 由于工程师们都在竭尽所能地获得其电源的最高效率，时序优化正变得越来越重要。在开关期间，存在两个过渡阶段：低压侧开关开启和高压侧开关开启。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：136192
    • 提供者：weixin_38544075
« 12 3 4 5 6 7 8 9 10 ... 21 »