注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Enterprise_easetup

  2. Enterprise_easetup 软件工程中最好使用的画图工具，包括 画面迁移图，ER图，时序图，类图等所有一切图形都可以用它作出来。

  3. 所属分类：专业指导

    • 发布日期：2009-09-08
    • 文件大小：33554432
    • 提供者：liuzhongyong1980

  1. timing designer9.1 part1

  2. EMA公司推出的一款灵活、交互式的时序分析和图示工具--TimingDesigner 9.1，以增强其项目管理和时序接口设计功能。适用于数字集成电路IC设计和印刷电路板PCB设计。 时序工具Timingdesigner通过简单的操作，形象的绘制出需要的时序图，方便我们工程师去定义和计算相关时序，体现在如下方面： 1: 在设计系统前，预先设计时序架构图 把头脑中的时序关系通过软件来形象的描绘出来。 2：设计过程中，分析what-if, worst case, delay,Setup,Hold t

  3. 所属分类：硬件开发

    • 发布日期：2011-04-21
    • 文件大小：3145728
    • 提供者：huangxing518

  1. timing deseigner9.1 part2

  2. EMA公司推出的一款灵活、交互式的时序分析和图示工具--TimingDesigner 9.1，以增强其项目管理和时序接口设计功能。适用于数字集成电路IC设计和印刷电路板PCB设计。 时序工具Timingdesigner通过简单的操作，形象的绘制出需要的时序图，方便我们工程师去定义和计算相关时序，体现在如下方面： 1: 在设计系统前，预先设计时序架构图 把头脑中的时序关系通过软件来形象的描绘出来。 2：设计过程中，分析what-if, worst case, delay,Setup,Hold t

  3. 所属分类：硬件开发

    • 发布日期：2011-04-21
    • 文件大小：3145728
    • 提供者：huangxing518

  1. violet 画图工具 类图 时序图 state diagram object diagram

  2. violet 画图工具 类图 时序图 state diagram object diagram

  3. 所属分类：Java

    • 发布日期：2011-12-09
    • 文件大小：305152
    • 提供者：huanghuazsp

  1. 超高概率硬件工程师笔试题

  2. 硬件笔试题 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律 电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。 电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出

  3. 所属分类：专业指导

    • 发布日期：2012-03-27
    • 文件大小：102400
    • 提供者：huangshuisheng

  1. Delphi5开发人员指南

  2. 经典中的经典！ 目 录 译者序 序 前言 第一部分 快速开发的基础 第1章 Delphi 5下的Windows编程 1 1.1 Delphi产品家族 1 1.2 Delphi是什么 3 1.2.1 可视化开发环境 3 1.2.2 编译器的速度和已编译代码的效 率 4 1.2.3 编程语言的功能及其复杂性 4 1.2.4 数据库结构的灵活性和可扩展性 5 1.2.5 框架对设计和使用模式的扩充 5 1.3 历史回顾 5 1.3.1 Delphi 1 5 1.3.2 Delphi 2 6 1.3.

  3. 所属分类：Delphi

    • 发布日期：2012-07-18
    • 文件大小：84934656
    • 提供者：veron_04

  1. umlet-UMLtool

  2. UML画图工具，小巧轻便，绿色免安装； 可以轻易画出各种类图、时序图等。 可以设计自己的图形作为基本的构件。

  3. 所属分类：C++

    • 发布日期：2012-10-30
    • 文件大小：5242880
    • 提供者：yl11356

  1. 时序图画图软件Timing Designer V9.0 （2/2）

  2. 一款灵活、交互式的时域分析和图示工具。适用于数字集成电路和印刷电路板设计。 Forte Design Systems公司的Chronology部门发布了新版本的TimingDesigner交互式时序分析和图表工具，以增强其项目管理和时序接口设计功能。

  3. 所属分类：硬件开发

    • 发布日期：2012-12-05
    • 文件大小：11534336
    • 提供者：zhengxinggan

  1. staruml-v5.0.zip

  2. staruml-v5.0 UML 类图，时序图，活动图等各种 开发所分析的画图工具。

  3. 所属分类：Web开发

    • 发布日期：2012-12-17
    • 文件大小：22020096
    • 提供者：qq551690200

  1. Java开发实战1200例(code)

  2. 内容推荐 　　本书以开发人员在项目开发中经常遇到的问题和必须掌握的技术为中心，介绍了应用java进行程序开发的多方面的知识和技巧，主要包括java的图形图像、动画游戏、网络应用技术、applet应用、xml、jfreechart图表开发和pdf文档处理等内容。全书分为6篇21章，共计598个实例，每个实例都经作者精心筛选，具有很强的实用性，其中一些实例是开发人员难于寻觅的解决方案。 　　本书附带有配套dvd光盘，其中提供有书中全部实例的源代码，这些源代码都是经过作者精心调试通过的，保证能够在w

  3. 所属分类：Java

    • 发布日期：2013-01-09
    • 文件大小：60817408
    • 提供者：beisika10368

  1. Java开发实战1200例_code

  2. 内容推荐 　　本书以开发人员在项目开发中经常遇到的问题和必须掌握的技术为中心，介绍了应用java进行程序开发的多方面的知识和技巧，主要包括java的图形图像、动画游戏、网络应用技术、applet应用、xml、jfreechart图表开发和pdf文档处理等内容。全书分为6篇21章，共计598个实例，每个实例都经作者精心筛选，具有很强的实用性，其中一些实例是开发人员难于寻觅的解决方案。 　　本书附带有配套dvd光盘，其中提供有书中全部实例的源代码，这些源代码都是经过作者精心调试通过的，保证能够在w

  3. 所属分类：Java

    • 发布日期：2014-06-06
    • 文件大小：60817408
    • 提供者：aaa939291641

  1. Timing_v1.0 画时序图的好工具

  2. Timing_v1.0 画时序图的好工具

  3. 所属分类：硬件开发

    • 发布日期：2015-06-17
    • 文件大小：820224
    • 提供者：zkp2010

  1. TimeGen3.2.rar

  2. TimeGen3.2.rar。非常好用。

  3. 所属分类：硬件开发

    • 发布日期：2015-06-17
    • 文件大小：1048576
    • 提供者：zkp2010

  1. StarUML-v2.1.4

  2. StarUML-v2.1.4，用例图，时序图画图工具，项目开发中常用的工具

  3. 所属分类：其它

    • 发布日期：2015-10-03
    • 文件大小：32505856
    • 提供者：sinat_16615847

  1. starUML建模工具

  2. 画图工具，建模，时序图，类图等，

  3. 所属分类：互联网

    • 发布日期：2016-10-10
    • 文件大小：24117248
    • 提供者：qq_34207582

  1. StarUml类图、时序图的缔造者。

  2. 画图工具

  3. 所属分类：其它

    • 发布日期：2017-08-29
    • 文件大小：28311552
    • 提供者：francisbingo

  1. 画图TimGen

  2. 数字电路画图工具，主要应用于电路设计的时序分析等。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

  3. 所属分类：讲义

    • 发布日期：2018-04-19
    • 文件大小：1048576
    • 提供者：qq_20961675

  1. TimingDesigner32bit_v9.2

  2. Timing designer是一个画时序图的工具，可以用于在逻辑设计初期，对关键路径进行时序设计，同时具有一定的时序验证功能，利于在设计初期发现问题，减少设计反复。 该工具不仅可以用于FPGA逻辑设计，还可以用于PCB的时序设计。 时序设计过程中，可以进行接口级的时序分析。在最后的产品时序说明时，也可以使用该工具进行时序说明书的编制。 Timing designer是基于工程管理的。 主要关注： 画图：时钟、信号、总线、衍生时钟、衍生信号等。 延时：各个信号之间的关系，有因果关系，比如延时，

  3. 所属分类：硬件开发

    • 发布日期：2018-10-18
    • 文件大小：35651584
    • 提供者：cs979752791

  1. draw.io-setup-signed-8.8.0.7z

  2. drawio用户开发设计画图工具， UML、类图、用例图、对象图、组件图、部署图、时序图等等都可以很简单的画出

  3. 所属分类：其它

    • 发布日期：2019-06-28
    • 文件大小：51380224
    • 提供者：m0_37044279

  1. visio 波形工具.rar

  2. 基于visio的常用FPGA工具箱，主要用于绘制FPGA波形，包括时序图、状态机等常用的绘制。同时包含了常用的逻辑组件，如反相器、寄存器等常用的IC。电子工程师写论文画图必备模板啊。

  3. 所属分类：硬件开发

    • 发布日期：2021-03-14
    • 文件大小：142336
    • 提供者：weixin_47244852
« 12 »