注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的交通灯控制器

  2. 设计任务 （一）有一条主干道和一条支干道的汇合点形成十字交叉路口，主干道为东西向，支干道为南北向。为确保车辆安全，迅速地通行，在交叉道口的每个入口处设置了红，绿，黄3色信号灯。 （二）要求： （1）主干道绿灯亮时，支干道红灯亮，反之亦然，两者交替允许通行，主干道每次放行55s，支干道每次放行25s。每次由绿灯变为红灯的过程中，黄灯亮5s作为过渡。 （2）能实现正常的倒计时显示功能。 （3）能实现总体清零功能：计数器由初始状态开始计数，对应状态的指示灯亮。 （4）能实现特殊状态的功能显示：进入特

  3. 所属分类：嵌入式

    • 发布日期：2009-06-13
    • 文件大小：858112
    • 提供者：yang2lan

  1. CMOS黑白单板摄像头-38*38金融验钞机

  2. 介绍了基于浮点DSP处理器与双CMOS摄像头的数字图像采集处理系统,探讨了系统的基本原理和设计方法,并给出了系统的实现方案。在该系统中,数据采集由两个相互独立的CMOS摄像头完成,并由DSP进行图像处理,FPGA协同DSP完成时序逻辑控制和组合逻辑控制。处理后的图像可以通过1394接口输出。该系统主要由FPGA和DSP实现,设计灵活,具有很强的重构性。

  3. 所属分类：硬件开发

    • 发布日期：2011-01-28
    • 文件大小：844800
    • 提供者：fuxia_1

  1. 程序重构预处理在提高软件模型检测效率中的应用

  2. 针对软件模型检测目前很难处理大型程序的问题,提出用程序重构技术对待检的源代码进行预处理,以提高模型检测算法的效率.程序重构将大型程序分解成语义一致的小型过程的集合,由于模型检测算法中过程总结边可单独计算,而且在程序中对某过程的调用可能有多次,这种预处理可以避免状态空间的重复搜索,从而降低模型检测算法在空间和时间上的开销.根据表达程序性质的线性时序逻辑LTL公式的构成,给出了程序重构预处理前后程序语义相等的充分条件;并给定程序和性质公式,用blast作为程序模型检测实验工具,比较程序重构预处理前

  3. 所属分类：咨询

    • 发布日期：2011-03-29
    • 文件大小：359424
    • 提供者：iwsdiwsd

  1. 基于FPGA的动态可重构系统设计与实现

  2. FPGA局部动态可重构技术的特征是将整体按功能或按时序分解为不同的组合，并根据实际需要，分时对芯片进行局部动态重构，以较少的硬件资源实现较大的时序系统整体功能

  3. 所属分类：硬件开发

    • 发布日期：2011-06-24
    • 文件大小：467968
    • 提供者：s_engineer

  1. 同步时序电路优化中的时序重构技术

  2. 在 DC 中运用 Retiming 算法的技术来快速的优化集成电路，对 面积和速度进行优化起到了很好的作用，其中的算法肯定是我上面分析算法的改进的算法， 还和其他的组合逻辑的算法结合一起进行优化的，整个过程十分复杂，对于我的报告来说， 只是基于我的理解来分析其中的算法，肯定还有很多分析不到位的地方，由于时间和水平有 限。

  3. 所属分类：硬件开发

    • 发布日期：2016-07-24
    • 文件大小：321536
    • 提供者：u014207762

  1. 利用时序植被指数监测作物物候的方法研究.pdf

  2. 北京遥感所 2004年 该文是对全国主要产粮县旱地和水田作物的物候期进行遥感监测。在数据预处理中采用最小二乘法和谐函数分 解重构方法相结合，去除时序植被指数影像的云噪声影响。基于土地利用数据．通过耕地植被指数加权平均的方法提取区 旱地和水田作物生长过程。

  3. 所属分类：专业指导

    • 发布日期：2019-06-10
    • 文件大小：270336
    • 提供者：unaolivia

  1. 基于相空间重构和ARIMA-SVM模型对我国进出口总额的预测研究

  2. 基于相空间重构和ARIMA-SVM模型对我国进出口总额的预测研究，李超，雷钦礼，进出口数据作为广泛经济时序数据的一种，预测通常采用时序研究方法。如经典线性模型，滑动自回归模型（ARIMA）。现实时序数据通常�

  3. 所属分类：其它

    • 发布日期：2020-02-03
    • 文件大小：618496
    • 提供者：weixin_38736562

  1. 基于CPLD技术的数字时序控制电路设计

  2. CPLD(Complex Programmable Logic Device)是新一代的数字逻辑器件,具有速度快、集成度高、可靠性强、用户可重复编程或动态重构其逻辑功能等特点。利用CPLD芯片和数字控制技术设计的时序电路,可将时序控制的精度提高到纳秒级,并且工作稳定,不受温度的影响,有利于系统定位精度的提高。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：107520
    • 提供者：weixin_38624746

  1. 基于FPGA的高速自适应格型滤波器的实现

  2. 本文以自适应噪声对消为模型，采用流水线技术和时序重构技术对GALJP算法结构进行改进优化，提出一种改进型RD-GALJP结构。在算法性能影响不大的情况下，在FPGA中能实现达到167.53MHz采样吞吐率，适合于高速自适应应用的场合。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：80896
    • 提供者：weixin_38667920

  1. 基于CPLD的FPGA快速动态重构设计

  2. 随着FPGA的广泛应用, 其实现的功能也越来越多, FPGA 的动态重构设计就显得愈发重要。在分析Xilinx Vertex II Pro系列FPGA配置流程、时序要求的基础上, 设计了基于CPLD 的FPGA 快速动态重构方案, 实现了同一硬件平台下多个FPGA 设计版本的在线动态配置和功能重构, 该技术已在工程中成功应用。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：91136
    • 提供者：weixin_38715019

  1. ARM设计的FPGA可重构配置方法的实现及应用

  2. 摘要：文中详述了FPGA被动串行配置方式的时序，给出配置流程图及实现的程序代码，并通过实例验证了该方法的优越性...

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：256000
    • 提供者：weixin_38656364

  1. 基于CPLD技术的数字时序控制电路

  2. 本文利用CPLD数字控制技术对时序电路进行改进。CPLD(Complex Programmable Logic Device)是新一代的数字逻辑器件，具有速度快、集成度高、可靠性强、用户可重复编程或动态重构其逻辑功能等特点。利用CPLD芯片和数字控制技术设计的时序电路，可将时序控制的精度提高到纳秒级，并且工作稳定，不受温度的影响，有利于系统定位精度的提高。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：122880
    • 提供者：weixin_38667581

  1. 基于FPGA的高速自适应滤波器的实现

  2. 在LMS算法进行变步长处理的基础上，结合驰豫超前流水线技术和时序重构技术提出了创新结构和改进算法，在FPGA的仿真综合环境中设计实现了该高速自适应滤波器，并且在Altera DE2-70开发板上进行了板级测试。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：348160
    • 提供者：weixin_38520275

  1. 基于FPGA的高速自适应格型滤波器的实现[图]

  2. 针对高速高灵敏度数字信号处理时对于自适应滤波器的数值特性和实时性的要求，在一种自适应格型联合滤波器的基础上提出算法改进，采用驰豫超前流水线技术和时序重构技术，在损失较小滤波性能的情况下，在FPGA中实现算法并可以达到较高的工作频率。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：241664
    • 提供者：weixin_38621150

  1. EDA/PLD中的基于模块化设计方法实现FPGA动态部分重构

  2. 摘要：介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程，能使重构模块在系统运行时改变其逻辑功能，而固定模块逻辑功能不中断，同时器件的重构时间大大减少。 　　随着可编程技术的不断发展，FPGA被广泛应用于电子设计的各个领域。新的设计思想和设计方法也被不断的提出和应用，如FPGA的动态部分重构技术。所谓动态重构是指对于时序变化的数字逻辑系统，其时序逻辑的发生，不是通过调用芯片内

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：244736
    • 提供者：weixin_38599537

  1. 基于SRAM编程技术的PLD核心可重构电路结构设

  2. 摘要：CPLD相对于FPGA更适合实现时序逻辑较少而组合逻辑相对复杂的功能，比如复杂的状态机和译码电路等。CPLD的EEPROM编程技术不适合动态可重构的应用。本文针对CPLD的核心可编程结构：P-Term和可编程互连线，采用2.5V、0.25μmCMOS工艺设计了功能相近的基于SRAM编程技术的可重构电路结构。新的电路结构可以通过可编程方式有效控制功耗和速度的折衷，并且相对于传统的CPLD互联结构减少了50%的编程数据。在动态可重构系统中，采用上述新结构的PLD相对于FPGA可以更有效地实现可

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：216064
    • 提供者：weixin_38522529

  1. 基于SRAM编程技术的PLD核心可重构电路结构设计

  2. 摘要：CPLD相对于FPGA更适合实现时序逻辑较少而组合逻辑相对复杂的功能，比如复杂的状态机和译码电路等。CPLD的EEPROM编程技术不适合动态可重构的应用。本文针对CPLD的核心可编程结构：P-Term和可编程互连线，采用2.5V、0.25μmCMOS工艺设计了功能相近的基于SRAM编程技术的可重构电路结构。新的电路结构可以通过可编程方式有效控制功耗和速度的折衷，并且相对于传统的CPLD互联结构减少了50%的编程数据。在动态可重构系统中，采用上述新结构的PLD相对于FPGA可以更有效地实现可

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：216064
    • 提供者：weixin_38684892

  1. 基于全相位谱分析的傅里叶望远术目标重构

  2. 傅里叶望远术(FT)是一种用多束间距不同、频率受调制的激光干涉照明远距离目标，通过解调反射的强度时序信号来重构图像的主动成像技术。提出了一种基于全相位快速傅里叶变换(apFFT)谱分析的傅里叶望远术图像重构是一种全新的回波信号处理方法，通过对回波信号做全相位傅里叶变换，能准确地直接提取信号的相位和振幅信息，再结合相位闭合算法消除畸变相位，重构目标图像。与传统的傅里叶望远术数据处理方法相比，不需要对信号频率做精确估计，从而避免了频率误差带来的影响。这对于实现低轨道快速运动目标成像，以及在一定程度上

  3. 所属分类：其它

    • 发布日期：2021-02-09
    • 文件大小：1048576
    • 提供者：weixin_38701312

  1. 可重构技术分析及动态可重构系统设计

  2. 由于数字逻辑系统功能复杂化的需求，单片系统的芯片正朝着超大规模、高密度的方向发展。对于一个大规模的数字系统而言，系统规模是基于各种逻辑功能模块的组合。但是，无论是时序逻辑系统，还是组合逻辑系统，或者组合／时序混合系统，从时间轴上来看，系统中的各个功能模块并不是时刻都在工作，而是根据系统外部的整体要求，轮流或循环地被激活或工作。并且，随着数字逻辑规模的扩大，在相同速度条件下，在一定的时间区间，其功能模块的平均使用率将下降。因此，系统设计应该从传统追求大规模、高密度的方向，转向如何提高资源利用率，用

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：236544
    • 提供者：weixin_38560107

  1. 基于模块化设计方法实现FPGA动态部分重构

  2. 摘要：介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程，能使重构模块在系统运行时改变其逻辑功能，而固定模块逻辑功能不中断，同时器件的重构时间大大减少。 　　随着可编程技术的不断发展，FPGA被广泛应用于电子设计的各个领域。新的设计思想和设计方法也被不断的提出和应用，如FPGA的动态部分重构技术。所谓动态重构是指对于时序变化的数字逻辑系统，其时序逻辑的发生，不是通过调用芯片内

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：351232
    • 提供者：weixin_38501610
« 12 »