注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DSP硬件设计指南实战篇

  2. 高速DSP 布线规则，模拟和数字信号相互干扰问题的解决 时钟线的处理，低功耗的设计注意事项

  3. 所属分类：硬件开发

    • 发布日期：2011-02-19
    • 文件大小：1048576
    • 提供者：billcai1120

  1. c语言实现电子时钟课程设计

  2. 源代码： #include #include #include #include #define PI 3.1415926 /*定义常量*/ #define UP 0x4800 /*上移↑键：修改时间*/ #define DOWN 0x5000 /*下移↓键：修改时间*/ #define ESC 0x11b /*ESC键 ： 退出系统*/ #define TAB 0xf09 /*TAB键 ： 移动光标*/ /*函数声明*/ int keyhandle(int,int); /*键盘按键判断，并调

  3. 所属分类：C/C++

    • 发布日期：2011-05-12
    • 文件大小：145408
    • 提供者：wcf319

  1. 用VC 制作_模拟时钟应用程序

  2. 用VC 制作_模拟时钟应用程序模拟时钟中断的产生 中断指的是中止当前的事务，处理别的更要紧的事情。我们通过软件定时器来模拟产生uC/OS-II的时钟中断，但timeSetEvent()函数调用定时回调函数是和主线程同时被windows操作系统调度的，并没有起到中断的作用。所以在调用定时回调函数的时候必须停止主线程的运行，退出回调函数则恢复主线程的运行，自然这些事情可以都放在定时回调函数，也就是uC/OS-II的时钟中断处理函数中完成。Windows下要挂起一个线程的运行，首先要得到这个线程的句

  3. 所属分类：C++

    • 发布日期：2012-05-10
    • 文件大小：619520
    • 提供者：zhenghuihui2012

  1. 高速DSP系统设计的关键技术及其在电源噪声中的问题分析.pdf

  2. 高速DSP系统设计的关键技术及其在电源噪声中的问题分析pdf,具有较高时钟率和速度的高速DSP系统设计正在变得日益复杂。结果，增加了噪声源数。现在，高端DSP的时钟率（1GHz）和速度（500MHZ）产生可观的谐波，这些是由于PCB线迹的作用如同天线所致。由此引起的噪声使音频、视频、图像和通信功能降低并对达到FCC/CE商标认证造成问题。为了降低电源噪声，对于高速DSP系统设计人员来讲，识别和找出可能的噪声原因以及采用良好的高速设计实践是关键。本文说明交扰、锁相环（PLL）、去耦/体电容器在降低

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：203776
    • 提供者：weixin_38743481

  1. 高速DSP系统设计的关键技术及其在电源噪声中的问题分析.pdf

  2. 高速DSP系统设计的关键技术及其在电源噪声中的问题分析pdf,具有较高时钟率和速度的高速DSP系统设计正在变得日益复杂。结果，增加了噪声源数。现在，高端DSP的时钟率（1GHz）和速度（500MHZ）产生可观的谐波，这些是由于PCB线迹的作用如同天线所致。由此引起的噪声使音频、视频、图像和通信功能降低并对达到FCC/CE商标认证造成问题。为了降低电源噪声，对于高速DSP系统设计人员来讲，识别和找出可能的噪声原因以及采用良好的高速设计实践是关键。本文说明交扰、锁相环（PLL）、去耦/体电容器在降低

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：169984
    • 提供者：weixin_38743737

  1. 汇编语言课设 设计时钟 实现整点报时，秒表计时

  2. 汇编语言课设 设计时钟 实现整点报时，实测没有错误。掌握综合使用基本输入输出设备、通用接口芯片、专用接口芯片的方法；n 掌握实时处理程序的编制和调试方法。实验要求：设计一个定时显示装置，用实验仪的八个LED数码管显示时间，时间显示格式为24小时制，如14-35-45。具体完成如下几个功能：1） 通过键盘设置时间。2） 整点报时功能。分秒值为59分55秒时开始报时，每秒钟蜂鸣器鸣叫一声，到整点报时停止。3） 设置闹钟功能。闹钟时间到，蜂鸣器开始鸣叫，鸣叫时间最长半分钟。可通过按键停止蜂鸣。 键盘

  3. 所属分类：C/C++

    • 发布日期：2020-06-23
    • 文件大小：30720
    • 提供者：Yuwancumianhei

  1. PCB板蛇形走线的用途介绍

  2. PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理；最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。

  3. 所属分类：其它

    • 发布日期：2020-07-26
    • 文件大小：49152
    • 提供者：weixin_38656741

  1. PCB蛇形走线的作用

  2. PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理；最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：68608
    • 提供者：weixin_38704922

  1. 处理蛇形走线的几点建议

  2. PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理；最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：41984
    • 提供者：weixin_38697444

  1. 74HC595驱动8段数码管的时钟线处理

  2. 问题：当多个数码管串联时，不论是多少个，为什么处在末端的几个模块都有可能出现乱码？

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：52224
    • 提供者：weixin_38741317

  1. 电源技术中的电路板当中的EMI设计规范有哪些？

  2. 有经验的电源开发者都知道，在PCB设计过程中便对EMI进行抑制，便能够在最大程度上在最后的过程中为EMI抑制的设计节省非常多的时间。本文将为大家讲解PCB当中EMI设计中的规范步骤，感兴趣的朋友快来看一看吧。     IC的电源处理     保证每个IC的电源PIN都有一个0.1UF的去耦电容，对于BGACHIP，要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。对走线的电源尤其要注意加滤波电容，如VTT等。这不仅对稳定性有影响，对EMI也有很大的影响。     时钟线的处理

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：71680
    • 提供者：weixin_38674223

  1. PCB技术中的PCB电路板的EMI设计规范步骤

  2. 有经验的电源开发者都知道，在PCB设计过程中便对EMI进行抑制，便能够在最大程度上在最后的过程中为EMI抑制的设计节省非常多的时间。本文将为大家讲解PCB当中EMI设计中的规范步骤，感兴趣的朋友快来看一看吧。 　　IC的电源处理 　　保证每个IC的电源PIN都有一个0.1UF的去耦电容，对于BGACHIP，要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。对走线的电源尤其要注意加滤波电容，如VTT等。这不仅对稳定性有影响，对EMI也有很大的影响。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：122880
    • 提供者：weixin_38709312

  1. 模拟技术中的开关电流电路延迟线的设计

  2. 0 引言 　　开关电流技术是近年来提出的一种新的模拟信号采样、保持、处理技术。与已成熟的开关电容技术相比，开关电流技术不需要线性电容和高性能运算放大器，整个电路均由MOS管构成，因此可与标准数字CMOS工艺兼容，可与数字电路使用相同工艺，并集成在同一块芯片上，所以也有人称之为数字工艺的模拟技术。但是开关电流电路中存在一些非理想因素，如时钟馈通误差和传输误差，它直接影响到电路的性能。 　　本文详细分析了第二代开关电流存储单元存在的问题，提出了改进方法，并设计了延迟线电路。此电路可以精确地对信号

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：138240
    • 提供者：weixin_38691970

  1. PCB技术中的PCB EMI设计规范步骤

  2. 1 、IC的电源处理 　　1.1)保证每个IC的电源PIN都有一个0.1UF的去耦电容，对于BGA CHIP，要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。对走线的电源尤其要注意加滤波电容，如VTT等。这不仅对稳定性有影响，对EMI也有很大的影响。 　　2 时钟线的处理 　　2.1)建议先走时钟线。 　　2.2)频率大于等于66M的时钟线，每条过孔数不要超过2个，平均不得超过1.5个。 　　2.3)频率小于66M的时钟线，每条过孔数不要超过3个，平均不得超过2.5个

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：65536
    • 提供者：weixin_38643307

  1. 医疗电子中的X光安检机控制信号时钟提取的设计与实现

  2. O 引言 　　在安检机系统中，安检机的主设备与控制台的双向通信具有非对称性，由主设备X射线端采样得到的大量数据通过高速通道传送至PC控制台进行处理。然而由控制台传送给安检机的控制信号，因数据量较小，仅需低速通道进行传输即可，并且在安检主设备端对于高速数据的处理是基于FPGA平台实现的，若同时采用单片FPGA对接收控制信号进行处理，一方面可减少硬件电路的设计负担，另一方面也降低了设备成本。但与此同时，若该系统采用传统串行通信方式，则在处理高速数据的FPGA电路单元中引入低速时钟线，不仅容易受到电

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：366592
    • 提供者：weixin_38721691

  1. 嵌入式系统/ARM技术中的嵌入式DDR息线的布线分析与设计

  2. 引 言 　　嵌入式DDR(Double Data Rate，双数据速率)设计是含DDR的嵌入式硬件设计中最重要和最核心的部分。随着嵌入式系统的处理能力越来越强大，实现的功能越来越多，系统的工作频率越来越高，DDR的工作频率也逐渐从最低的133 MHz提高到200 MHz，从而实现了更大的系统带宽和更好的性能。然而，更高的工作频率同时也对系统的稳定性提出了更高的要求，这需要硬件设计者对电路的布局走线有更多的约束和考虑。而影响整个系统能否工作正常且稳定的最重要的部分就是DDR部分的电路设计。 　

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：201728
    • 提供者：weixin_38502183

  1. 模拟技术中的为高速A/D转换应用设计无噪声时钟

  2. A/D转换设计中的噪声有三个来源：量化噪声、ADC自身产生的噪声以及源于转换器周围电路设计与布局方法的噪声。前两种噪声主要取决于在设计中选择的 ADC 器件。第三种噪声则主要是设计能力的反映，特别是时钟电路。时钟信号上无用的时基抖动、时钟线的错误设计以及时钟线布线错误等，都可以使噪声耦合到模拟信号转换过程中。需要无时基抖动的时钟时基抖动是描述在一个波形里各个周期间的差异，ADC 采样时钟里的时基抖动会增加噪声。实际上，在对高频输入信号进行数字化处理时，时基抖动是主要的噪声源。这是因为，ADC 时

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：79872
    • 提供者：weixin_38641366

  1. 开关电流电路延迟线的设计

  2. 0 引言 　　开关电流技术是近年来提出的一种新的模拟信号采样、保持、处理技术。与已成熟的开关电容技术相比，开关电流技术不需要线性电容和高性能运算放大器，整个电路均由MOS管构成，因此可与标准数字CMOS工艺兼容，可与数字电路使用相同工艺，并集成在同一块芯片上，所以也有人称之为数字工艺的模拟技术。但是开关电流电路中存在一些非理想因素，如时钟馈通误差和传输误差，它直接影响到电路的性能。 　　本文详细分析了第二代开关电流存储单元存在的问题，提出了改进方法，并设计了延迟线电路。此电路可以地对信号进行

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：166912
    • 提供者：weixin_38606041

  1. PCB电路板的EMI设计规范步骤

  2. 有经验的电源开发者都知道，在PCB设计过程中便对EMI进行抑制，便能够在上在的过程中为EMI抑制的设计节省非常多的时间。本文将为大家讲解PCB当中EMI设计中的规范步骤，感兴趣的朋友快来看一看吧。 　　IC的电源处理 　　保证每个IC的电源PIN都有一个0.1UF的去耦电容，对于BGACHIP，要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。对走线的电源尤其要注意加滤波电容，如VTT等。这不仅对稳定性有影响，对EMI也有很大的影响。 　　

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：123904
    • 提供者：weixin_38635166

  1. 电路板当中的EMI设计规范有哪些？

  2. 有经验的电源开发者都知道，在PCB设计过程中便对EMI进行抑制，便能够在上在的过程中为EMI抑制的设计节省非常多的时间。本文将为大家讲解PCB当中EMI设计中的规范步骤，感兴趣的朋友快来看一看吧。     IC的电源处理     保证每个IC的电源PIN都有一个0.1UF的去耦电容，对于BGACHIP，要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。对走线的电源尤其要注意加滤波电容，如VTT等。这不仅对稳定性有影响，对EMI也有很大的影响。     时钟线的处理     1

  3. 所属分类：其它

    • 发布日期：2021-01-13
    • 文件大小：67584
    • 提供者：weixin_38680625
« 12 3 4 5 6 7 8 9 10 ... 27 »