注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. hamming7,4最大似然译码

  2. 本程序是matlab语言写得对7,4 hamming码进行最大似然译码

  3. 所属分类：专业指导

    • 发布日期：2011-11-22
    • 文件大小：718
    • 提供者：unaniya

  1. 7,4,3汉明码的校正子译码、极大似然译码以及BP译码代码

  2. 7,4,3汉明码的校正子译码、极大似然译码以及BP译码代码,以及其误码率 误比特率计算

  3. 所属分类：电信

    • 发布日期：2017-10-30
    • 文件大小：22528
    • 提供者：weixin_40856541

  1. 利用最大似然方法模拟误码率.m

  2. 该m文件采用最大似然译码方法，在1个接收天线和2个发射天线的情况下，模拟了Alamouti空时shceme的误码率性能

  3. 所属分类：C/C++

    • 发布日期：2019-06-13
    • 文件大小：5120
    • 提供者：weixin_44161126

  1. 74汉明码硬判决最大似然和积算法SPA仿真程序-hammingcodedecoding.doc

  2. 74汉明码硬判决最大似然和积算法SPA仿真程序-hammingcodedecoding.doc 汉明码，硬判决译码，最大似然译码、和积算法（SPA）matlab仿真程序 三种译码方法的原理、matlab程序附在word附件中！ 供大家学习参考 分别采用硬判决、最大似然译码（MLD）、以及和积算法（SPA）三种译码方法对（7，4）汉明为了节省仿真时间，对随机产生8*105个二进制信息进行编译码，仿真结果表明，在加性高斯信道下，得到在误码率为10-4时 （7，4）汉明码的最大似然译码较硬判决译码多

  3. 所属分类：其它

    • 发布日期：2019-08-13
    • 文件大小：101376
    • 提供者：weixin_39841856

  1. 四天线准正交空时分组码的译码算法研究

  2. 四天线准正交空时分组码的译码算法研究，李鑫，林家儒，准正交空时分组码在接收端使用成对最大似然译码，需要搜索的星座图空间大小变为以前空间大小的平方倍。在使用低阶调制方式，如QPS

  3. 所属分类：其它

    • 发布日期：2020-03-14
    • 文件大小：721920
    • 提供者：weixin_38747592

  1. 3G测试系统中的Viterbi译码及其DSP实现及优化

  2. 本文介绍了一种用于测试TD-SCDMA手机终端测试平台中的关键技术——Viterbi译码。研究用约束度K=9的卷积编码和最大似然Viterbi译码的差错控制方案，在Viterbi译码算法中，提出了原位运算度量、保存路径转移过程和循环存取幸存路径等方法，能有效地减少存储量、降低功耗，使得K=9的Viterbi译码算法可在CCS集成环境平台和TMS320C55X DSP芯片上实现，其性能指标符合3GPP通信协议标准要求，文中给出了适用于DSP编程的算法，给出了DSP具体实现，同时给出了硬件的仿真结果

  3. 所属分类：其它

    • 发布日期：2020-03-04
    • 文件大小：1048576
    • 提供者：weixin_38697979

  1. DSP的维特比译码程序优化设计

  2. 卷积码因为其编码器简单、编码增益高以及具有很强的纠正随机错误的能力，在通信系统中得到了广泛的应用。基于最大似然准则的维特比算法(VA)是在加性高斯白噪声(AWGN)信道下性能最佳的卷积码译码算法，也是常用的一种算法。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：92160
    • 提供者：weixin_38751014

  1. 基于FPGA的Viterbi译码器设计及实现

  2. Viterbi算法是一种最大似然译码算法。在码的约束度较小时，它比其它概率译码算法效率更高、速度更快，译码器的硬件结构比较简单。随着可编程逻辑技术的不断发展，其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性，使FPGA逐步成为Viterbi译码器设计的最佳方法。项目目的是用FPGA实现一个Viterbi译码器。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：281600
    • 提供者：weixin_38715831

  1. DSP实现G.723.1编译码算法

  2. G．723．1标准是ITU组织于1996年推出的一种低码率编码算法。主要用于对语音及其它多媒体声音信号的压缩，如可视电话系统、数字传输系统和高质语音压缩系统等。G．723．1标准可在6．3kbps和5．3kbps两种码率下工作。其中，高码率算法具有较高的重建语音质量，而低码率算法的计算复杂度则较低。与一般的低码率语音编码算法一样，G．723．1标准采用线性预测的合成分析法。对激励信号进行量化时，高码率算法采用多脉冲最大似然量化（MP－MLQ），而低码率算法则采用算术码本激励线性预测（ACELP）

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：232448
    • 提供者：weixin_38621082

  1. EDA/PLD中的基于FPGA的Viterbi译码器设计及实现

  2. 卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译码算法。在码的约束度较小时，它比其它概率译码算法效率更高、速度更快，译码器的硬件结构比较简单。随着可编程逻辑技术的不断发展，其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性，使FPGA逐步成为Viterbi译码器设计的最佳方法。项目目的是用FPGA实现一个Viterbi译码器。 　　一、译码器功能分析 　　译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：211968
    • 提供者：weixin_38707061

  1. 可编程Viterbi译码器设计与实现

  2. 卷积编码作为一种优秀的信道编码方式，已被广泛应用在卫星通信和无线通信系统中。在它所对应的译码方式中，Viterbi译码性能较优。Viterbi译码是一种最大似然译码算法，不仅译码速度快，而且其硬件实现简单。提出了一种专用指令集处理器架构，能够支持多种约束长度的Viterbi译码，为通信系统在信道编解码方面做出了有益的尝试。设计了专用的处理器架构，并对（2，1，7）格式的编码进行了ASIC实现，对两种设计的性能进行了对比，可编程Viterbi译码器的最大工作频率为123 MHz。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：193536
    • 提供者：weixin_38668776

  1. EDA/PLD中的一种基于FPGA的Viterbi译码器优化算法

  2. 1 引 言 　　由于卷积码优良的性能，被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法：门限译码、概率译码和Viterbi算法，其中Viterbi算法是一种基于网格图的最大似然译码算法，是卷积码的最佳译码方式，具有效率高、速度快等优点。从工程应用角度看，对Viterbi译码器的性能*价指标主要有译码速度、处理时延和资源占用等。本文通过对Viterbi译码算法及卷积码编码网格图特点的分析，提出一种在FPGA设计中，采用全并行结构、判决信息比特与路径信息向量同步存储以及路

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：169984
    • 提供者：weixin_38612568

  1. 通信与网络中的HDTV接收机中Viterbi译码器的FPGA实现

  2. HDTV接收机中Viterbi译码器的FPGA实现 陕西西安电子科技大学综合业务网国家重点实验室710071郝东来葛建华 高清晰度数字电视HDTV技术是当今世界上最先进的图像压缩编码技术和数字通信技术的结合。它代表一个国家的科技综合实力，蕴藏着巨大的市场潜力。数字电视地面广播编码正交频分复用COFDM传输系统以其较强的抗多径干扰性能、易于实现移动接收等优点在HDTV的研究中占有很重要的地位。而COFDM系统中编、解码技术是影响系统性能的一个重要因素。本文正是基于一种最大似然译码--Viter

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：99328
    • 提供者：weixin_38650951

  1. 单片机与DSP中的TMS320C6000系列DSP维特比译码程序优化设计

  2. 卷积码因为其编码器简单、编码增益高以及具有很强的纠正随机错误的能力，在通信系统中得到了广泛的应用。基于最大似然准则的维特比算法(VA)是在加性高斯白噪声(AWGN)信道下性能最佳的卷积码译码算法，也是常用的一种算法。 一般来说，实现软判决维特比译码可以有三种方案供选择：专用集成电路(ASIC)芯片、可编程逻辑阵列(FPGA)芯片以及数字信号处理器(DSP)芯片。参考文献[3]对这三种方案的优劣做了详细的比较。使用DSP芯片实现译码是最为灵活的一种方案，但速度也是最慢的，因为整个译码过程都是由软

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：176128
    • 提供者：weixin_38556416

  1. 从FPGA实现的角度对大约束度Viterbi译码器中路径存储单元的设计

  2. 1 引言 　　Viterbi译码算法是一种最大似然译码算法，目前广泛应用于各种数据传输系统，特别是卫星通信和移动通信系统中。近年来随着FPGA技术的迅速发展，使得基于FPGA实现Viterbi译码的算法成为研究的热点。 　　由于Viterbi译码器的复杂性随约束长度k成指数增加，大约束度不但使Viterbi译码器硬件复杂度大为增加，同时也限制了译码速度。而其中以加比选(Add Compareselect，ACS)运算为最主要的瓶颈，的递归运算使流水线结构的应用变得困难。本文以(2，1，9)卷积

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：429056
    • 提供者：weixin_38709139

  1. 大约束度Viterbi译码器中路径存储单元的设计

  2. 1 引言 　　Viterbi译码算法是一种最大似然译码算法，目前广泛应用于各种数据传输系统，特别是卫星通信和移动通信系统中。近年来随着FPGA技术的迅速发展，使得基于FPGA实现Viterbi译码的算法成为研究的热点。 　　由于Viterbi译码器的复杂性随约束长度k成指数增加，大约束度不但使Viterbi译码器硬件复杂度大为增加，同时也限制了译码速度。而其中以加比选(Add Compareselect，ACS)运算为最主要的瓶颈，的递归运算使流水线结构的应用变得困难。本文以(2，1，9)

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：112640
    • 提供者：weixin_38700779

  1. Rice衰落下MTCM的状态-符号序列译码方法

  2. 提出了一种Rice信道中利于译码检测的多网格编码调制(MTCM)设计方法及其译码算法—状态一符号序列译码。利用通常的Viterbi算法对MTCM符号序列进行最大似然译码非常复杂，基于MTCM符号序列设计上的特点，将译码过程分为状态序列检测和符号序列译码两步；符号序列的译码输出不必等到所有符号接收完毕, 译码时延小对于经过衰落信道后的MTCM符号序列, 译码性能可以通过改变设计参数值来逼近最大似然算法, 理论分析和仿真结果说明了这一特点。

  3. 所属分类：其它

    • 发布日期：2021-02-20
    • 文件大小：321536
    • 提供者：weixin_38602563

  1. 基于FPGA的卷积编译码器的设计与实现

  2. 基于FPGA的卷积编译码器的设计与实现[卷积码是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一种有效译码方法，即序列译码。Massey在1963年提出了一种性能稍差，但比较实用的门限译码方法，由于这一实用性进展使卷积码从理论走向实用。而后Viterbi在1967年提出了最大似然译码法，该方法对存储器级数较]

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：209920
    • 提供者：weixin_38665944

  1. 一种应用于LTE系统的Viterbi译码算法

  2. LTE（long term evolution，长期演进）系统中采用了咬尾卷积码和Turbo码来实现前向纠错，Viterbi译码是卷积码的一种杰出的译码算法，它是一种最大似然译码方法。本文基于LTE系统中的咬尾卷积码，详细分析了几种较成熟的Viterbi译码算法，并综合现有算法，提出了一种改进算法，减小了译码计算的复杂度。仿真结果表明，改进算法在降低译码计算复杂度的同时还降低了译码误比特率，因此非常适合LTE系统的译码要求。

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：1048576
    • 提供者：weixin_38702844

  1. 基于随机置换展开与停止集的LT码联合编译码算法

  2. 摘 要：针对短码长LT码(码长在10＜sup＞3＜/sup＞以下)的随机编码方式，需要较高的编码冗余才能保证一定的译码性能的问题。设计了一种基于限制Tanner图连接边随机关系的随机置换展开编码算法，可以实现在较小编码冗余开销下提高短码长 LT 码的可译码概率。在此基础上，针对短码长 LT 码的传统 BP 译码算法效率不高的问题，充分利用BP算法译码失败的停止集剩余信息，设计了采用上述编码算法的短码长LT码的停止集高斯译码算法，可以获得接近最大似然译码的性能。仿真结果表明，所提出的编译码联合算法

  3. 所属分类：其它

    • 发布日期：2021-01-15
    • 文件大小：328704
    • 提供者：weixin_38540782
« 12 »