注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一种用于高速ADC的采样保持电路的设计

  2. 摘要: 设计了一个用于流水线模数转换器 (pipelined ADC) 前端的采样保持电路。该电路采 用电容翻转型结构 , 并设计了一个增益达到100 dB , 单位增益带宽为1 GHz的全差分增益自举跨 导运算放大器 (OTA) 。利用 TSMC 0125μm CMOS工艺 , 在 215 V 的电源电压下 , 它可以在 4 ns 内稳定在最终值的0105 %内。通过仿真优化 , 该采样保持电路可用于 10 位 , 100 MS/ s的流水线 ADC中。

  3. 所属分类：嵌入式

    • 发布日期：2008-11-25
    • 文件大小：482304
    • 提供者：sea_silver

  1. 模电 数电 单片机笔试及面试问题.pdf

  2. 该文档包括数电、模电、单片机、计算机原理等笔试问题，还讲解了关于面试的问题该如何解答，对大家有一定的帮助电流放大就是只考虑输岀电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 一些仪器进行识别(如生物电子),就需要做电流放大 功率放大就是考虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已。 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极

  3. 所属分类：嵌入式

    • 发布日期：2019-10-12
    • 文件大小：664576
    • 提供者：fromnewword

  1. 模拟电路和数字电路笔试知识和面试知识.pdf

  2. 每次面试都被问到模电和数电，因此想给大家分享一份关于模拟电子技术的面试题，希望有所帮助电流放大就是只考虑输出电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 些仪器进行识别(如生物电子),就需要做电流放大。 功率放大就是老虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截

  3. 所属分类：讲义

    • 发布日期：2019-08-18
    • 文件大小：628736
    • 提供者：maosheng007

  1. 12位40兆采样频率流水线结构模数转换器

  2. 从影响ADC性能的各种非理想因素入手，在逐 一改善这些非理想因素影响的过程中得到电路的具体结构。在电路的设计上，详细分 析、设计并仿真了最影响ADC性能的两个电路模块－运算放大器和比较器：1、运算 放大器采用了可以提高运放增益同时不影响运放单位增益带宽的带增益增强的套筒式 结构，合理的分析和设计完全避免了该结构的慢的建立特性的缺点，同时比起其它结 构有更小的功耗；2、每级子模块中采用了没有直流功耗的差分对动态比较器，具有更 好的综合性能。上面两个模块的低功耗设计也降低了整个系统的功耗。设计中还采

  3. 所属分类：专业指导

    • 发布日期：2012-01-08
    • 文件大小：3145728
    • 提供者：sinb5257

  1. 高性能可重构流水线ADC的设计与仿真

  2. 提出了一种14 bit、100 MS/s可重构流水线ADC的设计方案，在采样/保持电路、栅压自举开关、折叠式共源共栅运算放大器、可重构控制器等关键电路上均有明显改进，降低了非理想因素对系统的影响，保证了所设计的流水线ADC的指标实现，并对关键模块电路和ADC系统进行了仿真验证。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：79872
    • 提供者：weixin_38637805

  1. 一种用于高速ADC的采样保持电路的设计

  2. 设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路。该电路采用电容翻转型结构,并设计了一个增益达到100 dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA)。利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内。通过仿真优化,该采样保持电路可用于10位,100 MS/s的流水线ADC中。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：95232
    • 提供者：weixin_38715879

  1. 一种13 bit 40 MS/s采样保持电路设计

  2. 设计了一个用于13 bit 40 MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构，主运算放大器采用增益提高型折叠式共源共栅结构，以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度，采用栅压自举开关。采用电源电压为3.3 V的TSMC 0.18 μm工艺对电路进行设计和仿真，仿真结果表明，在40 MHz的采样频率下,采用保持电路的SNDR达到84.8 dB，SFDR达到92 dB。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：248832
    • 提供者：weixin_38724247

  1. 一种用于13bit40MS/s流水线ADC中的采样保持电路设计

  2. 本文对流水线ADC的采样保持电路的结构以及主要模块如增益提高型运算放大器电路、共模反馈电路和开关电路进行了分析，并对各个模块进行了设计，最终设计出一个适合于13bit40MHz流水线ADC的采样保持电路，仿真结果表明，该采样保持电路满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：155648
    • 提供者：weixin_38674616

  1. 一种增益自举运算放大器的分析与优化设计

  2. 基于开关电容的流水线ADC设计中,运算放大器的建立时间和精度是关键指标。而增益自举运算放大器的建立时间分析比较复杂。本文通过理论推导和模型简化的方法分析其主运放和辅助运放的单位增益带宽及相位裕度对建立时间的影响。提出了一种P型与N型传输函数相同的辅助运放电路，并以此设计了一个高速、低功耗的自举运算放大器。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：573440
    • 提供者：weixin_38545117

  1. 高性能可重构流水线ADC的设计与仿真

  2. 提出了一种14 bit、100 MS/s可重构流水线ADC的设计方案，在采样/保持电路、栅压自举开关、折叠式共源共栅运算放大器、可重构控制器等关键电路上均有明显改进，降低了非理想因素对系统的影响，保证了所设计的流水线ADC的指标实现，并对关键模块电路和ADC系统进行了仿真验证。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：358400
    • 提供者：weixin_38551059

  1. 低功耗10位100 MHz流水线A／D转换器设计

  2. 介绍了一个10位100 MHz，1．8 V的流水线结构模／数转换器(ADC)，该ADC运用相邻级运算放大器共享技术和逐级电容缩减技术，可以大大减小芯片的功耗和面积。电路采用级联1个高性能前置采样保持单元和4个运放共享的1．5位／级MDAC，并采用栅压自举开关和动态比较器来缩减功耗。结果显示，在输入频率达到奈奎斯特频率范围内，整个ADC的有效位数始终高于9位。电路使用TSMC O．18 μm 1P6M CMOS工艺，在100 MHz的采样频率下，功耗仅为45 mW。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：359424
    • 提供者：weixin_38743235

  1. 模拟技术中的用于流水线ADC采样保持电路的设计

  2. 摘　要:介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪声并提高整体的线性度。该采样保持电路的设计是在0. 5μm CMOS工艺下实现,电源电压为5 V,采样频率为10MHz,输入信号频率为1MHz时,输出信号无杂散动态范围( SFDR)为73. 4 dB,功耗约为20 mW。 　　随着通信技术、图像处理技术和多媒体技术

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：349184
    • 提供者：weixin_38729108

  1. 流水线ADC运算放大器的设计

  2. 基于0.18μmCMOSCraft.io设计了一个用于流水线型ADC的全差分运算放大器，提出简化的等效模型，推导得到其传输函数，分析影响直流增益和频率特性的关键因素，优化关键位置处MOS尺寸与仿真结果表明，在1.8V电源电压下，所设计的运算放大器在负载为4pF时，直流增益为123dB，单位增益幅度为860MHz，相位差。裕度为68°，能满足14位，50MHz以上流水线ADC的需要。

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：433152
    • 提供者：weixin_38720050

  1. 流水线ADC的行为级仿真

  2. 行为级仿真是提高流水线（Pipeline）ADC设计效率的重要手段。建立精确的行为级模型是进行行为级仿真的关键。本文采用基于电路宏模型技术的运算放大器模型，构建了流水线ADC的行为级模型并进行仿真。为验证提出模型的精度，以一个7位流水线ADC为例，分别进行了电路级与行为级的仿真，并做了对比。结果表明这样构建的行为级模型能较好地反映实际电路的特性，同时仿真时间大大缩短。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：464896
    • 提供者：weixin_38691006

  1. 一种带有增益提高技术的高速CMOS运算放大器设计

  2. 设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构，利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度，100 MS/s采样频率的高速流水线（Pipelined）ADC的运放。设计基于SMIC 0.25 μm CMOS工艺，在Cadence环境下对电路进行Spectre仿真。仿真结果表明，在2.5 V单电源电压下驱动2 pF负载时，运放的直流增益可达到124 dB，单位增益带宽720 MHz，转换速率高达885 V

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：1048576
    • 提供者：weixin_38665822

  1. 用于流水线ADC采样保持电路的设计

  2. 摘　要:介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪声并提高整体的线性度。该采样保持电路的设计是在0. 5μm CMOS工艺下实现,电源电压为5 V,采样频率为10MHz,输入信号频率为1MHz时,输出信号无杂散动态范围( SFDR)为73. 4 dB,功耗约为20 mW。 　　随着通信技术、图像处理技术和多媒体技术

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：468992
    • 提供者：weixin_38588520