您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 混合型判决反馈均衡器设计与FPGA实现

  2. 针对1000BASE-T中的均衡解码结构,从信噪比与误码率、速度及硬件复杂度等方面比较了该判决反馈均衡解码器的几种形式,并设计了一种满足速度与误码率要求而硬件复杂度更低的混合型结构,该结构将部分残留后馈干扰级数移除,同时应用流水线及重定时技术优化其性能。
  3. 所属分类:其它

    • 发布日期:2020-10-18
    • 文件大小:421888
    • 提供者:weixin_38641111
  1. 混合型判决反馈均衡器设计与FPGA实现

  2. 1 判决反馈均衡解码器的结构   许多数字通信系统中都使用了网格编码和脉冲幅度调制,1000BASE-T中使用4维8状态网格编码及5电平调制,每对双绞线上有5种符号{-2,-1,0,1,2},分为A={-1,1},B={-2,0,2}两组。4对双绞线组合的16种结果分为图1(a)所示的8个子集,属于相同子集的不同符号间的欧氏距离为4。图1(b)为其网格编码[1]图,每个状态均有4条进出路径,偶状态ρ0、ρ2、ρ4、ρ6出发路径对应的输出判决符号取自偶子集S0、S2、S4、S6;奇状态ρ1、ρ3
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:52224
    • 提供者:weixin_38733333