注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL硬件描述语言.rar

  2. www.bestlinux.cn西安万达嵌入式 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15

  3. 所属分类：C++

    • 发布日期：2009-05-06
    • 文件大小：4194304
    • 提供者：qiang215510171

  1. Verilog教程（PDF格式）

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-05-11
    • 文件大小：3145728
    • 提供者：xiongyanping

  1. VHDL语言状态机举例（各种状态机非常详细）

  2. 多种状态机的经典例程 夏尔型，米勒型，带同步复位的等等

  3. 所属分类：专业指导

    • 发布日期：2009-05-23
    • 文件大小：6144
    • 提供者：myqzhd1

  1. Verilog 教程

  2. 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15

  3. 所属分类：C++

    • 发布日期：2009-07-06
    • 文件大小：3145728
    • 提供者：wanghanding1988

  1. VHDL 程序举例打包，应该有你想要的

  2. VHDL 程序举例 文件夹中包括下面程序 -------------------------------------------------------------------------------- NOTE：该程序参考FPGA中文网站 重要说明：不同软件对VHDL语法的支持范围是不一样的，以下程序中的某些语句可能不能运行在所有的软件平台之上，因此程序可能要作一些修改，同时务必注意阅读程序中的注释。以下部分程序为txt格式，请自行另存为vdh后缀的文件。有些EDA软件要求ENTITY的名称

  3. 所属分类：网络攻防

    • 发布日期：2009-07-23
    • 文件大小：43008
    • 提供者：engddy

  1. verilog 练习

  2. 基本组合逻辑功能： 基本时序逻辑功能 元件例化与层次设计 状态机举例

  3. 所属分类：硬件开发

    • 发布日期：2009-11-17
    • 文件大小：71680
    • 提供者：zhang313957217

  1. VHDL 程序举例,设计很多基础试验

  2. 最高优先级编码器、8位相等比较器 、优先编码器、8位大小比较器 、8位总线收发器：74245 （注2）、地址译码（for m68008） 、三人表决器（三种不同的描述方式） LED七段译码 （注1） 、多路选择器（使用if－else语句）、双2－4译码器：74139 、多路选择器（使用when－else语句）、汉明纠错吗编码器 、多路选择器（使用select语句）、汉明纠错吗译码器 、加法器描述 、四D74175 用状态机实现的计数器 、简单的锁存器、各种功能的计数器 、简单的12位寄存器 模

  3. 所属分类：专业指导

    • 发布日期：2010-05-15
    • 文件大小：68608
    • 提供者：e21702924h

  1. 什么文件组成了虚拟机(vm) (转).docx

  2. 拟机在我们测试项目中经常用来搭建测试环境，所以 一个虚拟机一般以一系列文件的形式储存在宿主机中，这些文件一般在由Workstation为虚拟机所创建的那个目录中。 这里列出了这些关键文件的扩展名。在这些例子中，表示你的虚拟机名字。 （举例格式） 扩展名 文件名 描述 .log .log or vmware.log 这个文件记录了VMware Workstation对虚拟机调节运行的情况。当你碰到问题时，这些文件对我们做出故障诊断非常有用。这个文件和虚拟机的配置文件（.vmx）储存在一个目录里面

  3. 所属分类：iOS

    • 发布日期：2010-09-06
    • 文件大小：16384
    • 提供者：shen1936

  1. 对AC算法进行举例分析，从状态机到模式匹配都进行详细说明

  2. 对AC算法进行举例分析，从状态机到模式匹配都进行详细说明。

  3. 所属分类：网络安全

    • 发布日期：2011-07-17
    • 文件大小：75776
    • 提供者：jiayanhui2877

  1. 状态机 编程 c语言

  2. 状态机编程 举例讲解状态机编程方法 是以C语言为范例的

  3. 所属分类：C/C++

    • 发布日期：2011-08-17
    • 文件大小：440320
    • 提供者：Yueqiankun

  1. 状态机的设计

  2. 主要内容：状态机是时序逻辑电路设计的主要单元，通常用来实现数字系统控制部分。 1.状态机概述。2.状态机的设计步骤 3.状态机描述应用举例

  3. 所属分类：硬件开发

    • 发布日期：2011-11-15
    • 文件大小：238592
    • 提供者：puyanwu6415

  1. FPGA-VHDL状态机电路设计

  2. FPGA，VHDL语言编程，状态机设计+举例，简单易懂，非常实用

  3. 所属分类：硬件开发

    • 发布日期：2012-09-12
    • 文件大小：113664
    • 提供者：liaoyisi

  1. 状态机的网格系统设计

  2. 　基于可执行规范的实现2测试同步开发模式可以将错误尽早消灭在各个开发阶段的初期. 其理论基础 是抽象状态机ASM,实现工具是支持. NET的AsmL. 本文首先介绍了基于可执行规范的实现2测试同步开发模式、ASM 起源和定义,然后采用ASM描述了网格高层次系统语义,并举例说明了采用AsmL 生成有限状态机分析模型语义的方 法步骤. 本文认为基于ASM的网格系统设计和分析值得学术界和工业界的共同关注.

  3. 所属分类：硬件开发

    • 发布日期：2014-05-29
    • 文件大小：354304
    • 提供者：lzjsxd1

  1. VHDL 实例程序,内有组合逻辑,时序逻辑,存储器举例,状态机举例等程序

  2. 多种VHDL实例程序,组合逻辑： 最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句） LED七段译码 （注1） 多路选择器（使用if－else语句） 双2－4译码器：74139 多路选择器（使用when－else语句） 汉明纠错吗编码器

  3. 所属分类：其它

    • 发布日期：2008-11-28
    • 文件大小：43008
    • 提供者：wbing3031

  1. xaf 状态机及角色设置的举例说明

  2. xaf 状态机及角色设置的举例说明, xaf 状态机及角色设置的举例说明

  3. 所属分类：C#

    • 发布日期：2017-12-01
    • 文件大小：1048576
    • 提供者：qq_23835707

  1. 具体程序 VHDL程序实例

  2. 程序中主要包括： 最高优先级编码器 8位相等比较器 三人表决器 加法器描述 8位总线收发器 地址译码 多路选择器 LED七段译码 多路选择器 双2－4译码器 多路选择器 汉明纠错码编码器 双向总线 汉明纠错吗译码器 三态总线 时序逻辑： 四D触发器 用状态机实现的计数器 简单的锁存器 各种功能的计数器 简单的12位寄存器 通用寄存器 带load、clr等功能的寄存器 带三态输出的8位D寄存器 移位寄存器 存储器举例 状态机举例 一个简单的状态机 莫尔型状态机1 使用列举类型的状态机 莫尔型状态

  3. 所属分类：网络攻防

    • 发布日期：2009-02-25
    • 文件大小：20480
    • 提供者：rxiaolu

  1. 2-基本状态机.pdf

  2. 该文件阐述了基本状态机的三个基本要素，包括状态、输入与输出。此外还包括有限状态机、有限状态机的种类和不同点以及设计举例，包括Verilog代码的设计。

  3. 所属分类：硬件开发

    • 发布日期：2020-06-27
    • 文件大小：719872
    • 提供者：XXQ121

  1. EDA/PLD中的Verilog HDL源程序库

  2. 在熟悉了Verilog HDL语法之后，使用Verilog HDL设计FPGA遇到的最大困难可能就是不知如何用Verilog HDL的语句去描述想要实现的电路功能。要克服这一困难，除了提高数字电路设计功底之外，很重要的一点就是要学习他人的经验，多看有经验的设计者设计的源程序。　　我们提供Verilog HDL源程序库的目的就是想收集尽可能多的谈设计经验的文章和经典的Verilog HDL设计，供大家学习参考。同时也希望大家能提供一些相关资料，使这个程序库能不断得到充实！ 状态机举例

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：58368
    • 提供者：weixin_38674415

  1. 状态机举例

  2. 你可以指定状态寄存器和状态机的状态。以下是一个有四种状态的普通状态机。 // These are the symbolic names for states// 定义状态的符号名称parameter [1:0] S0 = 2'h0, S1 = 2'h1, S2 = 2'h2, S3 = 2'h3;// These are the current state and next state variables// 定义当前状态和下一状态变量reg [1:0] state;reg [1:0]

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：23552
    • 提供者：weixin_38663113

  1. Android StateMachine使用举例及源码解析

  2. Android frameworks源码StateMachine使用举例及源码解析 工作中有一同事说到Android状态机StateMachine。作为一名Android资深工程师，我居然没有听说过StateMachine，因此抓紧时间学习一下。 StateMachine不是Android SDK中的相关API，其存在于frameworks层源码中的一个Java类。可能因为如此，许多应用层的开发人员并未使用过。 因此这里我们先说一下StateMachine的使用方式，然后再对源码进行相关介绍。

  3. 所属分类：其它

    • 发布日期：2021-01-03
    • 文件大小：432128
    • 提供者：weixin_38576561
« 12 3 4 5 6 7 8 9 10 »