点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 用Verilog
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
用Verilog编写的数字跑表,带有起停控制和异步复位
用Verilog编写的数字跑表,带有起停控制和异步复位,在7段数码管上显示
所属分类:
专业指导
发布日期:2009-06-23
文件大小:584704
提供者:
h0nly_zhang
用verilog 语言写的UART通信协议
这是一个用verilog语言写得uart的程序,可以用来当IP核使用,验证通过。
所属分类:
其它
发布日期:2009-08-24
文件大小:1048576
提供者:
catcher03
用verilog写的倍频
用verilog写的倍频程序,很好用了,关于分频的以后再上传,大家好好学习一下吧,挺有用的啊
所属分类:
专业指导
发布日期:2009-08-29
文件大小:1048576
提供者:
wkble
FPGA电子时钟 用verilog语言 可实现时间调节 时间暂停 利用计数分频器 状态转移图
FPGA电子时钟 用verilog语言 可实现时间调节 时间暂停 利用计数分频器 状态转移图
所属分类:
硬件开发
发布日期:2009-09-22
文件大小:6144
提供者:
fengyustar
用verilog编写的交通灯控制程序
用verilog编写的交通灯控制程序,学习fpga入门的好东西!
所属分类:
交通
发布日期:2009-10-29
文件大小:977
提供者:
buffons
用verilog语言写的CPU,支持外部中断与时钟中断,并有中断屏蔽和中断嵌套,提供指令集文档。
用verilog语言写的CPU,支持外部中断与时钟中断,并有中断屏蔽和中断嵌套,提供指令集文档与结构图。其中指令集文档有CPU每一拍控制信号的详细说明。
所属分类:
专业指导
发布日期:2009-10-31
文件大小:35840
提供者:
liuxunyun
用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar
用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar
所属分类:
其它
发布日期:2009-12-11
文件大小:110592
提供者:
supremeqi
卷积编码 用verilog语言实现
卷积编码 用verilog语言实现 自己编的 实现比较方便
所属分类:
专业指导
发布日期:2010-03-08
文件大小:893
提供者:
glx2007
第12章 用Verilog HDL编写的硬件建模实例
本章给出了一些用Verilog HDL编写的硬件建模实例
所属分类:
软件测试
发布日期:2011-04-01
文件大小:582656
提供者:
huangyx223
用Verilog写的等效采样程序
用Verilog写的等效采样程序,对需要写等效采样的朋友很有帮助,更好的理解等效采样技术
所属分类:
C
发布日期:2011-05-30
文件大小:2097152
提供者:
yw703
用Verilog正确配置AD9957
用Verilog正确配置AD9957
所属分类:
硬件开发
发布日期:2012-02-20
文件大小:1024
提供者:
du520xi
rs232 用verilog写的
rs232 用verilog写的,可以再开发板上验证
所属分类:
硬件开发
发布日期:2012-05-11
文件大小:512000
提供者:
xherofly
ALU设计 用Verilog HDL
用Verilog HDL设计一个模块,该模块实现了一个4bit的ALU,可以对两个4bit二进制操作数进行算术运算和逻辑运算 算术运算包括加法与减法 逻辑运算包括与运算、或运算 设计一个模块,利用Verilog HDL模块元件实例化的能力来调用4bit ALU的模块,从而将两个4bit ALU扩展为一个8bit ALU(详见原理框图) 用提供的4bit ALU测试模块对所实现的4 bit ALU进行仿真测试 用提供的8bit ALU测试模块对所实现的8 bit ALU进行仿
所属分类:
C/C++
发布日期:2013-04-16
文件大小:2048
提供者:
u010312201
用 Verilog 编写的俄罗斯方块游戏
用 Verilog 编写的俄罗斯方块游戏,适合初学者(Tetris game written in verilog for beginners),转自胡劲。
所属分类:
电信
发布日期:2020-05-01
文件大小:17825792
提供者:
weixin_43870101
用verilog实现除法器(两种方法)
一、 实验目的与要求: 用verilog语言编写出一个除法器的代码,并在modelsim中进行功能仿真,认真的完成实验报告。 二、 实验设备(环境)及要求: 在modelsim环境下编写代码与测试程序,并仿真; 在synplify pro下编译,设置硬件并综合。 三、 实验内容及步骤: 1、 选择除法器的算法,本实验开始采用的是减法实现除法器的例子(比如十进制中的a/b,可先比较a与b的大小,如果a>b,则商加1,a<=a-b,再进行比较大小,直到a<b,商不变,余数为a);
所属分类:
硬件开发
发布日期:2020-01-26
文件大小:180224
提供者:
funing8258
Vivado下用Verilog编写的带冒险的5级MIPS流水线设计报告 .docx
带冒险的5级MIPS流水线设计报告,24页十分详细,与资源Vivado下用Verilog编写的带冒险的5级MIPS流水线配合使用
所属分类:
专业指导
发布日期:2019-10-11
文件大小:2097152
提供者:
study_2018
用verilog语言在FPGA通讯工程中实现BCD译码
用verilog的for循环实现了0-99999之间数据的BCD译码,方便FPGA中AD采集和串口通讯间等数据传输,一个时钟大概就可以实现一次译码。已经在8路16位的AD采集的FPGA程序中测试运行,可以实现采集数据后,发送到上位机通过ascl码显示8路数据。可以当成模块直接在自己的程序中调用译码即可
所属分类:
互联网
发布日期:2020-07-17
文件大小:2048
提供者:
qq_39521541
Vivado下用Verilog编写的带冒险的5级MIPS流水线设计(txt为微云链接)
Vivado下用Verilog的带冒险的5级MIPS流水线设计,包含文件
所属分类:
互联网
发布日期:2020-07-16
文件大小:58
提供者:
qq_41934573
用verilog语言实现lcd1602字符数字显示
本程序用verilog语言实现lcd1602字符数字显示。所谓1602是指显示的内容为16*2,即可以显示两行,每行16个字符。
所属分类:
嵌入式
发布日期:2020-11-10
文件大小:10240
提供者:
weixin_43297466
用 verilog 实现 minst 数字识别
用verilog实现minst 的数字识别, 可以用modelsim看结果, 如果要部署到fpga上, PL的资源要非常非常多代码下载包含5个仿真文件 https://blog.csdn.net/howard789/article/details/111346263
所属分类:
深度学习
发布日期:2020-12-17
文件大小:414720
提供者:
howard789
«
1
2
3
4
5
6
7
8
9
10
...
50
»