您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 用Verilog编写的数字跑表,带有起停控制和异步复位

  2. 用Verilog编写的数字跑表,带有起停控制和异步复位,在7段数码管上显示
  3. 所属分类:专业指导

    • 发布日期:2009-06-23
    • 文件大小:584704
    • 提供者:h0nly_zhang
  1. 用verilog 语言写的UART通信协议

  2. 这是一个用verilog语言写得uart的程序,可以用来当IP核使用,验证通过。
  3. 所属分类:其它

    • 发布日期:2009-08-24
    • 文件大小:1048576
    • 提供者:catcher03
  1. 用verilog写的倍频

  2. 用verilog写的倍频程序,很好用了,关于分频的以后再上传,大家好好学习一下吧,挺有用的啊
  3. 所属分类:专业指导

    • 发布日期:2009-08-29
    • 文件大小:1048576
    • 提供者:wkble
  1. FPGA电子时钟 用verilog语言 可实现时间调节 时间暂停 利用计数分频器 状态转移图

  2. FPGA电子时钟 用verilog语言 可实现时间调节 时间暂停 利用计数分频器 状态转移图
  3. 所属分类:硬件开发

    • 发布日期:2009-09-22
    • 文件大小:6144
    • 提供者:fengyustar
  1. 用verilog编写的交通灯控制程序

  2. 用verilog编写的交通灯控制程序,学习fpga入门的好东西!
  3. 所属分类:交通

    • 发布日期:2009-10-29
    • 文件大小:977
    • 提供者:buffons
  1. 用verilog语言写的CPU,支持外部中断与时钟中断,并有中断屏蔽和中断嵌套,提供指令集文档。

  2. 用verilog语言写的CPU,支持外部中断与时钟中断,并有中断屏蔽和中断嵌套,提供指令集文档与结构图。其中指令集文档有CPU每一拍控制信号的详细说明。
  3. 所属分类:专业指导

    • 发布日期:2009-10-31
    • 文件大小:35840
    • 提供者:liuxunyun
  1. 用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar

  2. 用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar
  3. 所属分类:其它

    • 发布日期:2009-12-11
    • 文件大小:110592
    • 提供者:supremeqi
  1. 卷积编码 用verilog语言实现

  2. 卷积编码 用verilog语言实现 自己编的 实现比较方便
  3. 所属分类:专业指导

    • 发布日期:2010-03-08
    • 文件大小:893
    • 提供者:glx2007
  1. 第12章 用Verilog HDL编写的硬件建模实例

  2. 本章给出了一些用Verilog HDL编写的硬件建模实例
  3. 所属分类:软件测试

    • 发布日期:2011-04-01
    • 文件大小:582656
    • 提供者:huangyx223
  1. 用Verilog写的等效采样程序

  2. 用Verilog写的等效采样程序,对需要写等效采样的朋友很有帮助,更好的理解等效采样技术
  3. 所属分类:C

    • 发布日期:2011-05-30
    • 文件大小:2097152
    • 提供者:yw703
  1. 用Verilog正确配置AD9957

  2. 用Verilog正确配置AD9957
  3. 所属分类:硬件开发

    • 发布日期:2012-02-20
    • 文件大小:1024
    • 提供者:du520xi
  1. rs232 用verilog写的

  2. rs232 用verilog写的,可以再开发板上验证
  3. 所属分类:硬件开发

    • 发布日期:2012-05-11
    • 文件大小:512000
    • 提供者:xherofly
  1. ALU设计 用Verilog HDL

  2. 用Verilog HDL设计一个模块,该模块实现了一个4bit的ALU,可以对两个4bit二进制操作数进行算术运算和逻辑运算   算术运算包括加法与减法   逻辑运算包括与运算、或运算   设计一个模块,利用Verilog HDL模块元件实例化的能力来调用4bit ALU的模块,从而将两个4bit ALU扩展为一个8bit ALU(详见原理框图)   用提供的4bit ALU测试模块对所实现的4 bit ALU进行仿真测试   用提供的8bit ALU测试模块对所实现的8 bit ALU进行仿
  3. 所属分类:C/C++

    • 发布日期:2013-04-16
    • 文件大小:2048
    • 提供者:u010312201
  1. 用 Verilog 编写的俄罗斯方块游戏

  2. 用 Verilog 编写的俄罗斯方块游戏,适合初学者(Tetris game written in verilog for beginners),转自胡劲。
  3. 所属分类:电信

    • 发布日期:2020-05-01
    • 文件大小:17825792
    • 提供者:weixin_43870101
  1. 用verilog实现除法器(两种方法)

  2. 一、 实验目的与要求: 用verilog语言编写出一个除法器的代码,并在modelsim中进行功能仿真,认真的完成实验报告。 二、 实验设备(环境)及要求: 在modelsim环境下编写代码与测试程序,并仿真; 在synplify pro下编译,设置硬件并综合。 三、 实验内容及步骤: 1、 选择除法器的算法,本实验开始采用的是减法实现除法器的例子(比如十进制中的a/b,可先比较a与b的大小,如果a>b,则商加1,a<=a-b,再进行比较大小,直到a<b,商不变,余数为a);
  3. 所属分类:硬件开发

    • 发布日期:2020-01-26
    • 文件大小:180224
    • 提供者:funing8258
  1. Vivado下用Verilog编写的带冒险的5级MIPS流水线设计报告 .docx

  2. 带冒险的5级MIPS流水线设计报告,24页十分详细,与资源Vivado下用Verilog编写的带冒险的5级MIPS流水线配合使用
  3. 所属分类:专业指导

    • 发布日期:2019-10-11
    • 文件大小:2097152
    • 提供者:study_2018
  1. 用verilog语言在FPGA通讯工程中实现BCD译码

  2. 用verilog的for循环实现了0-99999之间数据的BCD译码,方便FPGA中AD采集和串口通讯间等数据传输,一个时钟大概就可以实现一次译码。已经在8路16位的AD采集的FPGA程序中测试运行,可以实现采集数据后,发送到上位机通过ascl码显示8路数据。可以当成模块直接在自己的程序中调用译码即可
  3. 所属分类:互联网

    • 发布日期:2020-07-17
    • 文件大小:2048
    • 提供者:qq_39521541
  1. Vivado下用Verilog编写的带冒险的5级MIPS流水线设计(txt为微云链接)

  2. Vivado下用Verilog的带冒险的5级MIPS流水线设计,包含文件
  3. 所属分类:互联网

    • 发布日期:2020-07-16
    • 文件大小:58
    • 提供者:qq_41934573
  1. 用verilog语言实现lcd1602字符数字显示

  2. 本程序用verilog语言实现lcd1602字符数字显示。所谓1602是指显示的内容为16*2,即可以显示两行,每行16个字符。
  3. 所属分类:嵌入式

    • 发布日期:2020-11-10
    • 文件大小:10240
    • 提供者:weixin_43297466
  1. 用 verilog 实现 minst 数字识别

  2. 用verilog实现minst 的数字识别, 可以用modelsim看结果, 如果要部署到fpga上, PL的资源要非常非常多代码下载包含5个仿真文件 https://blog.csdn.net/howard789/article/details/111346263
  3. 所属分类:深度学习

    • 发布日期:2020-12-17
    • 文件大小:414720
    • 提供者:howard789
« 12 3 4 5 6 7 8 9 10 ... 50 »