注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA 技术实用教程

  2. 目 录 第1 章 概述.......................................................................................................................... 1 1.1 EDA 技术及其发展................................................................................................ 1

  3. 所属分类：硬件开发

    • 发布日期：2009-08-24
    • 文件大小：6291456
    • 提供者：sfhgky

  1. 单片机应用技术选编（7）

  2. 内容简介 　　 《单片机应用技术选编》(7) 选编了1998年国内50种科技期刊中有关单片机开发应用的文 章共510篇，其中全文编入的有113篇，摘要编入的397篇。全书共分八章，即单片机综合 应用技术；智能仪表与测试技术；网络、通信与数据传输；可靠性与抗干扰技术；控制系统 与功率接口技术；电源技术；实用设计；文章摘要。 　　 本书具有重要实用价值，书中介绍的新技术、新器件以及单片机应用系统的软、硬件资 料有助于减少产品研制过程中的重复性劳动，提高单片机应用技术水平，是从事单片机应用 开发技

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：13631488
    • 提供者：zgraeae

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. FPGA模拟DDS正弦波信号源

  2. 本课题任务是用CPLD设计一个直接频率合成器，本文首先对 DDS 的原理进行了详细讨论，然后结合复杂可编程逻辑器件（CPLD），设计实现了基于 CPLD 为平台的 DDS。随后介绍了利用CPLD实现直接数字频率合成(DDS)的原理、电路结构、优化方法等。重点介绍DDS技术在CPLD中的实现方法，给出了部分VHDL源程序。通过D/A转换将数字量转换为模拟正弦波信号，通过按键来对输出频率的改变，通过数码管对输出频率进行显示。来实现CPLD正弦波信号源。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-10
    • 文件大小：1048576
    • 提供者：duanduan168

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8388608
    • 提供者：sundyqt

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. DSP中的基于DSP Builder的正弦信号源优化设计与实现

  2. 本文主要介绍直接数字频率合成器的原理和特点，研究用DSP Builder实现正弦信号发生器的设计方法，继承了传统DDS信号源调频、调相迅速的优点，给出了查找表压缩优化方法。并应用Altera公司推出的DSP Builder和QuartusⅡ进行了仿真实现。实际结果表明，此设计方法在节约芯片资源的基础上达到了较高了精度。 　　l DDS的基本原理 　　DDS的结构由相位累加器，相位调制器，波形存储ROM和D／A转换器组成。一个正弦信号发成器结构图如图1所示。相位累加器是整个DDS的核心，完成相位累

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：277504
    • 提供者：weixin_38692969

  1. 直接数字频率合成器的PFGA实现[图]

  2. 系统采用Xilinx公司生产的型号为XC3S200的FPGA芯片和Maxim公司生产的型号为MAX5885的专用D/A芯片，利用直接数字频率合成技术，通过Xilinx公司的ISE 9.2开发软件，完成DDS核心部分即相位累加器和ROM查找表的设计。可得到相位连续、频率可变的信号。经过电路设计和模块仿真，验证了设计的正确性。由于FPGA的可编程性，使得修改和优化DDS的功能非常快捷。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：116736
    • 提供者：weixin_38631389

  1. 毫米波低相噪捷变频高分辨率雷达频率源设计

  2. 设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案，实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计。利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PLL),同时提供线性调频(LFM)信号，优化DDS和变频方案的频率配置关系。利用FPGA电路进行高速控制，较好地解决了毫米波频率合成器各技术指标之间的矛盾。实测结果表明，采用该方案的毫米波频率合成器在本振跳频带宽为160 MHz时，线性调频频率分辨率可达0.931 Hz，最大频率转换时间小于2 ?滋s

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：202752
    • 提供者：weixin_38617846

  1. 直接数字频率合成器DDS的优化设计

  2. 在深入理解DDS基本原理的基础上，采用多级流水线控制技术对DDS的VHDL语言实现进行了优化，并进行了异步接口的同步化设计，给出了DDS系统的时序仿真结果及其在FPGA中的资源占有率。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：106496
    • 提供者：weixin_38628243

  1. 模拟技术中的直接数字频率合成器DDS的优化设计

  2. 新一代的直接数字频率合成器DDS，采用全数字的方式实现频率合成。与传统的频率合成技术相比DDS具有以下特点：(1)频率转换快。直接数字频率合成是一个开环系统，无任何反馈环节，其频率转换时间主要由频率控制字状态改变所需的时间及各电路的延时时间所决定，转换时间很短。(2)频率分辨率高、频点数多。DDS输出频率的分辨率和频点数随相位累加器位数的增长而呈指数增长，分辨率高达μHz。(3)相位连续。DDS在改变频率时只需改变频率控制字(即累加器累加步长)，而不需改变原有的累加值，故改变频率时相位是连续的。

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：193536
    • 提供者：weixin_38627104

  1. 单片机与DSP中的基于DDS+PLL高性能频率合成器的设计与实现

  2. 摘要：结合DDS+PLL技术，采用DDS芯片AD9851和集成锁相芯片ADF4113完成了GSM 1 800 MHz系统中高性能频率合成器的设计与实现。详细介绍系统中核心芯片的性能、结构及使用方法，并运用ADS和ADISimPLL软件对设计方案进行仿真和优化，特别是滤波器的选择与设计。测试结果表明，该频率合成器具有高稳定度、高分辨率、低相位噪声的特点，达到了设计指标要求。 　　频率合成器是决定电子系统性能的关键设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：216064
    • 提供者：weixin_38692202

  1. EDA/PLD中的基于FPGA的直接数字频率合成器的设计和实现

  2. 摘要：介绍了利用Altera的FPGA器件（ACEX EP1K50）实现直接数字频率合成器的工作原理、设计思想、电路结构和改进优化方法。     关键词：直接数字频率合成（DDS） 现场可编程门阵列（FPGA） 直接数字频率合成（Direct Digital Fraquency Synthesis,即DDFS，一般简称DDS）是从相位概念出发直接合成所需要波形的一种新的频率合成技术。 目前各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能和多功能的DDS芯片（其中应用较为广泛的是

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：192512
    • 提供者：weixin_38500664

  1. EDA/PLD中的基于FPGA的直接数字频率合成器的设计/实现

  2. 摘要：介绍了Altera公司的即FPGA器件ACEXEPlK50的主要特点，给出了由ACEXEPlK50实现直接数字频率合成的工作原理、设计思路、电路结构和改进优化方法。 关键词：直接数字频率合成(DDS)； 现场可编程门阵列(FPGA)； ACEXEPlK50 分类号：TN741 文献标识码：B 文章编号：1006-6977(2003)01-0004-02 1概述 直接数字频率合成技术(Direct Digital FrequencySynthesis．即DDFS，一般简称DDS)是从

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：97280
    • 提供者：weixin_38697579

  1. 直接数字频率合成器DDS的优化设计

  2. 新一代的直接数字频率合成器DDS，采用全数字的方式实现频率合成。与传统的频率合成技术相比DDS具有以下特点：(1)频率转换快。直接数字频率合成是一个开环系统，无任何反馈环节，其频率转换时间主要由频率控制字状态改变所需的时间及各电路的延时时间所决定，转换时间很短。(2)频率分辨率高、频点数多。DDS输出频率的分辨率和频点数随相位累加器位数的增长而呈指数增长，分辨率高达μHz。(3)相位连续。DDS在改变频率时只需改变频率控制字(即累加器累加步长)，而不需改变原有的累加值，故改变频率时相位是连续的。

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：227328
    • 提供者：weixin_38655561

  1. 基于DDS+PLL高性能频率合成器的设计与实现

  2. 摘要：结合DDS+PLL技术，采用DDS芯片AD9851和集成锁相芯片ADF4113完成了GSM 1 800 MHz系统中高性能频率合成器的设计与实现。详细介绍系统中芯片的性能、结构及使用方法，并运用ADS和ADISimPLL软件对设计方案进行仿真和优化，特别是滤波器的选择与设计。测试结果表明，该频率合成器具有高稳定度、高分辨率、低相位噪声的特点，达到了设计指标要求。 　　频率合成器是决定电子系统性能的关键设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：276480
    • 提供者：weixin_38742951