注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DDS相位累加器流水线结构的改

  2. DDS相位累加器流水线结构的改.非常不错的资料

  3. 所属分类：专业指导

    • 发布日期：2009-07-21
    • 文件大小：108544
    • 提供者：xqj789

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8388608
    • 提供者：sundyqt

  1. FPGA实现的任意波形发生器的设计

  2. 运用DDS原理，进行任意波形发生器的设计，使得任意波形发生器兼顾DDS的优点。设计中通过实现DDS模块与单片机接口的控制部分将频率控制字由单片输入到输入寄存器模块，由相位累加器模块对输入频率控制字进行累加运算，输出作为双口RAM的读地址线，读数据线上即输出了波形幅度量化数据。其中双口RAM的内容由单片机进行更新，从而实现任意波形的发生。本设计中的相位累加器采用了8级流水线结构借助前5级的超前进位的方法，使得编译的最高工作频率由317．97MHz提高到336．7MHz，实现了任意波形的发生，节约了

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：301056
    • 提供者：weixin_38551070

  1. 利用FPGA实现的任意波形发生器的研究设计

  2. 本文详细阐述了产生任意波形数据和基于FPGA的硬件设计部分，以QuartusⅡ8．O软件平台作为开发工具，选用CycloneII系列的EP2C5-F256C6 FPGA芯片实现DDS结构中的数字部分，其中相位累加器是DDS的核心部件，重点阐述了相位累加器部分的设计，采用8级流水线结构借助前5级的超前进位模块，编译的最高工作频率，由317．97 MHz提高到336．7 MHz，采用此种设计方法，节约了成本，缩短了开发周期，具有可行性。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：302080
    • 提供者：weixin_38551059

  1. DDS流水线结构的改进

  2. 摘 要： 分析了DDS中流水线结构及输入数据在其中移动的特点，提出了一种DDS流水线结构的改进方案，给出了实现的方法并作了仿真，分析了对DDS电路性能的改进方案。关键词： DDS流水线改进的流水线结构 DDS(Direct Digital Synthesizer)以其频率分辨率高、转换速度快及波形变换灵活等特点.已广泛应用于通讯、雷达、GPS、蜂窝基站及HDTV等领域。DDS相位字长及运算速度决定了DDS的性能1,相位累加器、移相加法器及LUT的字长越长，频率分辨率及波形精度越高相位截

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：153600
    • 提供者：weixin_38724363