注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. USB atmeg8 ISP_源码.rar

  2. USB atmeg8 ISP_源码.rar /* Name: main.c * Project: AVR-Doper * Author: Christian Starkjohann * Creation Date: 2006-06-21 * Tabsize: 4 * Copyright: (c) 2006 by Christian Starkjohann, all rights reserved. * License: Proprietary, see documentation. * Re

  3. 所属分类：C

    • 发布日期：2010-02-22
    • 文件大小：763904
    • 提供者：zfuwen

  1. 大连驰敖集团办公自动化系统源码

  2. 大连驰敖集团办公自动化系统源码 2.1 产品描述 叙述该项软件开发的意图、应用目标、作用范围以及其他应向读者说明的有关该软件开发的背景材料。解释被开发软件与其他有关软件之间的关系。如果本软件产品是一项独立的软件，而且全部内容自含，则说明这一点。如果所定义的产品是一个更大的系统的一个组成部分，则应说明本产品与该系统中其他各组成部分之间的关系，为此可使用一张方框图来说明该系统的组成和本产品同其他各部分的联系和接口。 2.2 产品功能 本条是为将要完成的软件功能提供一个摘要。例如，对于一个记帐程序来

  3. 所属分类：Web开发

    • 发布日期：2012-08-27
    • 文件大小：16777216
    • 提供者：fangmiya7258

  1. 大连驰敖集团办公自动化系统源码

  2. 大连驰敖集团办公自动化系统源码 2.1 产品描述 叙述该项软件开发的意图、应用目标、作用范围以及其他应向读者说明的有关该软件开发的背景材料。解释被开发软件与其他有关软件之间的关系。如果本软件产品是一项独立的软件，而且全部内容自含，则说明这一点。如果所定义的产品是一个更大的系统的一个组成部分，则应说明本产品与该系统中其他各组成部分之间的关系，为此可使用一张方框图来说明该系统的组成和本产品同其他各部分的联系和接口。 2.2 产品功能 本条是为将要完成的软件功能提供一个摘要。例如，对于一个记帐程序来

  3. 所属分类：C#

    • 发布日期：2013-08-27
    • 文件大小：16777216
    • 提供者：qiang1129

  1. Windows内核安全与驱动开发光盘源码

  2. 第1章 内核上机指导 2 1.1 下载和使用WDK 2 1.1.1 下载并安装WDK 2 1.1.2 编写第一个C文件 4 1.1.3 编译一个工程 5 1.2 安装与运行 6 1.2.1 下载一个安装工具 6 1.2.2 运行与查看输出信息 7 1.2.3 在虚拟机中运行 8 1.3 调试内核模块 9 1.3.1 下载和安装WinDbg 9 1.3.2 设置Windows XP调试执行 9 1.3.3 设置Vista调试执行 10 1.3.4 设置VMware的管道虚拟串口 11 1.3.5

  3. 所属分类：系统安全

    • 发布日期：2015-07-11
    • 文件大小：1048576
    • 提供者：u013605639

  1. EDA/PLD中的莱迪思发布针对FPGA优化的32位MCU，提供开放源码

  2. 莱迪思半导体公司(Lattice Semiconductor)推出针对FPGA优化的32位微处理器(MCU)LatticeMico32。莱迪思正在推出该微处理器核的硬件描述语言(HDL)代码、由LatticeMico32系统生成的多种外围元件以及所选择的工具。它们都基于一种开放式源代码的格式，提供了可见性、灵活性和可移植性。这种产品的核心是LatticeMico32系统的开发工具套件，它提供了一种快速简便的方法来实现从平台定义到软件开发和调试的微处理器设计的过程。这种灵活的微处理器将在包括通信、

  3. 所属分类：其它

    • 发布日期：2020-11-28
    • 文件大小：70656
    • 提供者：weixin_38674569

  1. gemstone-源码

  2. 宝石 Gemstone是下一代硬件生成器基础结构。 这是从Verilog或基于文本的生成器迈出的一步。 主要思想是在软件中对硬件组件进行建模，并公开清晰且经过深思熟虑的API来修改硬件组件（软件中面向对象的编程）。 我们还通过引入传递的概念来借鉴编译器设计，传递的概念可以组成以执行硬件设计的结构化转换。 作为面向对象模型的必然结果，我们的系统还可以早期考虑逻辑（RTL）设计之外的各个方面（例如，物理设计辅助材料，验证）。 宝石有两个主要方面：首先是核心的发电机基础架构，设计人员可以利用这些基础

  3. 所属分类：其它

    • 发布日期：2021-03-25
    • 文件大小：54272
    • 提供者：weixin_42113552

  1. alogic:Alogic是一种用于数字逻辑的中级综合语言，可Swift编译为标准Verilog-2005，以在ASIC或FPGA中实现-源码

  2. 逻辑的 Alogic是一种用于数字逻辑的中级综合语言，可Swift编译为标准Verilog-2005，以在ASIC或FPGA中实现。 动机 传统上，寄存器传送级别（RTL）数字设计是使用Verilog或VHDL硬件描述语言（HDL）指定的。 这些标准的HDL几乎可以无限灵活地表达什么数字电路，并在整个实现流程中用作这些数字电路在各种抽象级别（例如，行为描述，门级网表等）的表示。 尽管这种灵活性对于用于表示多种抽象级别的电路的语言是必需的，但它也迫使设计人员必须明确其设计的每个细节。 标准HDL语

  3. 所属分类：其它

    • 发布日期：2021-03-18
    • 文件大小：1048576
    • 提供者：weixin_42116713

  1. dsd:数字系统设计-源码

  2. 数字系统设计（DSD） ： （超高速集成电路）硬件描述语言 教科书：Bryan Mealy和Fabrizio Tappero的 IEEE 1076-2019： IEEE 1164-1993： GHDL开源模拟器Tristan Gingold 包括hello_world，半加法器，全加法器，D触发器，T触发器，4对1多路复用器和1对4多路解复用器 现场可编程门阵列（ ）的实验室 Digilent Digilent Nexys 4 DDR更名为Nexys A7-100T Digilent外

  3. 所属分类：其它

    • 发布日期：2021-03-10
    • 文件大小：1048576
    • 提供者：weixin_42181686

  1. Digital_Voltmeter-源码

  2. 数字电压表 该工作的目的包括使用VHDL硬件描述符语言指定，设计，描述体系结构，在FPGA上进行仿真，综合和实现，该系统是一种用于数字电压表的系统，其测量范围在0V至3.30V之间，并具有VGA输出。 实现了一个由Sigma-Delta A / D转换器和VGA输出组成的电压表。 这项工作是使用Vivado工具进行综合的。 使用了Arty A7-35板 有关更多信息：

  3. 所属分类：其它

    • 发布日期：2021-03-07
    • 文件大小：15360
    • 提供者：weixin_42123237

  1. hdl:硬件描述语言-源码

  2. 高密度脂蛋白 硬件描述语言

  3. 所属分类：其它

    • 发布日期：2021-03-06
    • 文件大小：509952
    • 提供者：weixin_42178688

  1. 硬件描述语言-源码

  2. 硬件描述语言 本课程旨在教授学术环境和行业中使用的两种主要HDL：verilog和VHDL。 练习01（联合字幕） 模拟 硬件01（全加器） 模拟 硬件02（D触发器） 模拟 练习02 A 练习02 A（广义AdderRipleCarry） 模拟 A，B，Cin和Sum A = [0-15] B = [0-15] Cin = 1 A = [0-15] B = 0 Cin = 1 A = [0-15] B = 1 Cin = 1 A = [0-15] B = 2 Cin = 1 A = [

  3. 所属分类：其它

    • 发布日期：2021-02-16
    • 文件大小：13631488
    • 提供者：weixin_42133861

  1. PipelineC：一种类似于C的硬件描述语言（HDL），添加了类似于HLS（高级综合）的自动流水线作为一种语言Constructcompiler功能-源码

  2. ██████╗ ██╗██████╗ ███████╗██╗ ██╗███╗ ██╗███████╗ ██████╗ ██╔══██╗██║██╔══██╗██╔════╝██║ ██║████╗ ██║██╔════╝██╔════╝ ██████╔╝██║██████╔╝█████╗ ██║ ██║██╔██╗ ██║█████╗ ██║ ██╔═══╝ ██║██╔═══╝ ██╔══╝ ██║ ██║██║╚██╗██║██╔══╝

  3. 所属分类：其它

    • 发布日期：2021-02-15
    • 文件大小：60817408
    • 提供者：weixin_42134038

  1. 模板：广泛项目中常用文件的模板。 包括Makefile，脚本等-源码

  2. 范本 关于 使用相同的工具和编程语言来处理项目，通常可以重复使用（大型）以前项目中的构建脚本部分。 然后，将所需的文件复制过来，并从头删除不必要的或不同的部分。 随着脚本的不断改进，跟踪整个项目的最新版本变得很繁琐。 因此，我将它们全部放在一个地方并根据需要进行更新。 该存储库包含用于基于Linux的项目的模板，这些模板主要针对具有ARM CPU和Xilinx FPGA的嵌入式设备。 因此，模板仅在这些体系结构/操作系统上进行了测试，但也可能需要花费更多或更少的精力才能在其他环境中工作。 随

  3. 所属分类：其它

    • 发布日期：2021-02-14
    • 文件大小：14336
    • 提供者：weixin_42178963

  1. stimc：用于刺激生成的轻量级Verilog-vpi包装器-源码

  2. stimc –用于刺激生成的轻量级Verilog-vpi包装器 stimc是轻量级的Verilog-vpi包装器，可通过类似于SystemC的c / c ++代码简化仿真控制。 与SystemC相比，您只能将stimc与Verilog模拟器一起使用，并且它并不是独立的硬件描述或建模语言。 主要目的是通过c / c ++代码控制和观察空的Verilog Shell模块的端口，以提供外部组件的抽象模型或模拟对硬件组件的基于外部软件的访问的功能。 用法 Verilog Shell 您需要的第一件事是

  3. 所属分类：其它

    • 发布日期：2021-02-13
    • 文件大小：153600
    • 提供者：weixin_42131424

  1. jtod.github.io：John O'Donnell的主页-源码

  2. 约翰·奥唐奈的主页 是具有软件工具的指令集架构，包括汇编器，仿真器和数字电路。 是一种用于指定数字电路的功能性计算机硬件描述语言。 Hydra使用Haskell表示法，并通过嵌入Haskell来实现。 该语言提供了用于指定从逻辑门级到寄存器传输级再到子系统设计的同步电路的工具。 语言语义等效于实际的电路语义，因此您可以通过执行Hydra规范来模拟电路。

  3. 所属分类：其它

    • 发布日期：2021-02-12
    • 文件大小：2097152
    • 提供者：weixin_42133680

  1. MIPS-and-Verilog-Calculator：使用MIPS汇编语言创建了一个可以支持加，减，乘和除的计算器。 还使用Verilog硬件描述语言创建了一个单独的计算器，可以执行基本的算术，逻辑和移位运算-源码

  2. MIPS-and-Verilog-Calculator：使用MIPS汇编语言创建了一个可以支持加，减，乘和除的计算器。 还使用Verilog硬件描述语言创建了一个单独的计算器，可以执行基本的算术，逻辑和移位运算

  3. 所属分类：其它

    • 发布日期：2021-02-12
    • 文件大小：7340032
    • 提供者：weixin_42138545

  1. Watermark-Insertion-Using-DWT：我们使用硬件描述语言使用离散小波变换实现了水印插入-源码

  2. Watermark-Insertion-Using-DWT：我们使用硬件描述语言使用离散小波变换实现了水印插入

  3. 所属分类：其它

    • 发布日期：2021-02-08
    • 文件大小：2097152
    • 提供者：weixin_42138788

  1. 冲突编译器：Haskell转换为VHDLVerilogSystemVerilog编译器-源码

  2. 冲突-一种功能性的硬件描述语言 Clash是一种功能硬件描述语言，它从功能编程语言Haskell借用了其语法和语义。 Clash编译器将这些高级描述转换为可综合的低级VHDL，Verilog或SystemVerilog。 冲突的特点： 强类型化，但具有很高的类型推断能力，可使用简洁的描述实现安全快速的原型制作。 交互式REPL：将您的设计加载到解释器中，轻松测试所有组件，而无需设置测试平台。 默认情况下，具有类型推断的高阶函数会导致设计完全参数化。 基于称为Signal的值流的同步时

  3. 所属分类：其它

    • 发布日期：2021-02-04
    • 文件大小：2097152
    • 提供者：weixin_42109545

  1. awesome-hdl：硬件描述语言-源码

  2. awesome-hdl：硬件描述语言

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：5120
    • 提供者：weixin_42166626

  1. 莱迪思发布针对FPGA优化的32位MCU，提供开放源码

  2. 莱迪思半导体公司(Lattice Semiconductor)推出针对FPGA优化的32位微处理器(MCU)LatticeMico32。莱迪思正在推出该微处理器核的硬件描述语言(HDL)代码、由LatticeMico32系统生成的多种外围元件以及所选择的工具。它们都基于一种开放式源代码的格式，提供了可见性、灵活性和可移植性。这种产品的是LatticeMico32系统的开发工具套件，它提供了一种快速简便的方法来实现从平台定义到软件开发和调试的微处理器设计的过程。这种灵活的微处理器将在包括通信、消费

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：68608
    • 提供者：weixin_38741195
« 12 3 4 5 6 7 8 »