注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于verilog电子钟程序

  2. 基于verilog电子钟程序，可以设置时间，显示，秒表，以及闹钟等功能！

  3. 所属分类：专业指导

    • 发布日期：2009-05-27
    • 文件大小：185344
    • 提供者：snowfirw

  1. 数字秒表 verilog HDL实现

  2. 自己写的一个数字秒表，已经在实验板上面验证通过 /**********************************************************/ /*MODULE: stopwatch */ /*FILE NAME: stopwatch.v */ /*VERSION: v3.0 */ /*DATE: 2009-05-31 */ /*AUTHOR: ht5815 */ /*DEscr iptION: stopwatch display whit 8 LEDs */ /**

  3. 所属分类：其它

    • 发布日期：2009-06-08
    • 文件大小：8192
    • 提供者：ht5815

  1. Verilog HDL秒表程序设计

  2. 和生活中用的秒表一样，能实现暂停，计数，清零功能

  3. 所属分类：专业指导

    • 发布日期：2011-01-07
    • 文件大小：900
    • 提供者：cjh5203344

  1. 数字钟（用VHDL和VERILOG 混合编写）

  2. 用VHDL和Verilog混合编写的数字钟程序，能够实现暂停，清零，秒表，闹钟及校准功能。

  3. 所属分类：其它

    • 发布日期：2011-07-01
    • 文件大小：866304
    • 提供者：jiushiqian

  1. 数字式秒表verilog源代码

  2. 数电实验，数字式秒表verilog源代码，计数暂停清零

  3. 所属分类：专业指导

    • 发布日期：2011-11-21
    • 文件大小：10240
    • 提供者：nikkic

  1. 秒表程序Verilog语言编写 FPGA

  2. 本程序是我利用Quartus II软件用Verilog 语言编写的秒表程序，这是我们学校组织的 FPGA专周的设计题目。（已经下载到实验箱 实际运行通过了的；程序算法全部很简单， 方便阅读、更改，【呵呵 还是主要因为本 人能力有限】） 题目要求如下： 1．要有百分秒、秒、分、小时（我设计的是二十四小时）。 2. 要有清零按钮和暂停按钮。 3. 下载，检查功能直到正确。 4. 数显以动态扫描显示输出。（七段码数显） 【注意！注意！注意】：下载后运行.....

  3. 所属分类：硬件开发

    • 发布日期：2011-12-12
    • 文件大小：723968
    • 提供者：yyunlv

  1. 用verilog HDL语言编写的秒表

  2. 在秒表设计中，分模块书写。用在七段数码管上显示。输入频率是1KHZ.可以显示百分秒，秒，分。如要显示小时，只需修改leds里的代码和主模块代码。改程序以通过硬件电路验证。完全正确。

  3. 所属分类：专业指导

    • 发布日期：2011-12-18
    • 文件大小：3072
    • 提供者：pengquanfei

  1. 对两个运动员赛跑计时的秒表

  2. 秒表的输入只有时钟（clk）和一个按键（key），假设key已经经过防抖动和脉冲宽度处理，每按一次，key是持续一个时钟周期的高电平脉冲，不需要对key再做任何处理。 按键key的功能如下： • 按第一下key，开始计数，并输出计数值； • 第一个运动员到终点时按第二下key，秒表记住第一个运动员到终点的时间，但还在继续计数并输出计数值； • 第二个运动员到终点时按第三下key，停止计数，这时输出的计数值就是第二个运动员用的时间； • 然后按第四下key，秒表输出第一个运动员到终点的时间，即按

  3. 所属分类：硬件开发

    • 发布日期：2012-05-09
    • 文件大小：187392
    • 提供者：vanji91

  1. 数字秒表verilog hdl代码

  2. 这是一个数字秒表的verilog代码可实现开始，暂停，同时计2组时间，清零的功能

  3. 所属分类：专业指导

    • 发布日期：2012-12-13
    • 文件大小：980992
    • 提供者：wujindeye

  1. FPGA设计的秒表

  2. 基于verilog实现的秒表设计 可以实现毫秒 秒 分钟等功能

  3. 所属分类：专业指导

  1. verilog实现秒表

  2. 基于FPGA实现秒表，8位数码管实现，verilog代码，已下载实现

  3. 所属分类：嵌入式

    • 发布日期：2012-12-24
    • 文件大小：8192
    • 提供者：cc193163

  1. 数字钟设计，包括万年历，闹钟，倒计时，秒表，进制转换

  2. 数字钟设计，包括万年历，闹钟，倒计时，秒表 进制转换.内含报告文档，代码注释，模块解析

  3. 所属分类：其它

  1. 数字秒表，按键+数码管

  2. 上电后数码管开始计时，精度1/10秒： 按 SW2 ：复位（清零后重新计数） 按 SW3 ：暂停 按 SW4 ：继续计数 使用verilog语言设计输入，QUARTUS软件

  3. 所属分类：专业指导

    • 发布日期：2012-12-28
    • 文件大小：792576
    • 提供者：yxf527509270

  1. Verilog 数字钟代码

  2. 数字钟有闹钟、时间设定、秒表等功能，Verilog编写，分配引脚后可直接使用

  3. 所属分类：嵌入式

    • 发布日期：2013-04-13
    • 文件大小：2097152
    • 提供者：gabsleo

  1. 秒表设计-FPGA

  2. 运用verilog设计数字秒表，实现跑表的功能；

  3. 所属分类：硬件开发

    • 发布日期：2013-04-20
    • 文件大小：61440
    • 提供者：u010361621

  1. verilog数字钟

  2. 这是verilog的数字钟代码，功能齐全，有两组闹钟，整点报时，年月日时分秒，还有两种模式的秒表

  3. 所属分类：其它

    • 发布日期：2013-07-31
    • 文件大小：7340032
    • 提供者：u010928749

  1. verilog 秒表设计

  2. 基于verilog的 秒表的设计，可以让你在大学的一些实验课上轻松通过哦

  3. 所属分类：IT管理

    • 发布日期：2014-03-23
    • 文件大小：5120
    • 提供者：u014306615

  1. verilog语言 秒表程序源代码及时序图

  2. 详细提供verilog语言编写的秒表源代码及时序仿真图

  3. 所属分类：嵌入式

    • 发布日期：2014-04-16
    • 文件大小：400384
    • 提供者：lansemingjia

  1. 用verilog语言编写的4位秒表实现.rar

  2. （1）4位秒表设计实现要求及设计思路.doc //给出了设计的指标和设计思路，给需要修改程序的朋友提供了一定的参考价值； （2）miaobiao 文件夹//包含了所有程序和版图；相信能给学习verilog的朋友提供真正的帮助。

  3. 所属分类：专业指导

    • 发布日期：2008-10-13
    • 文件大小：278528
    • 提供者：elia2008

  1. verilog多功能数字钟

  2. 完整齐全目 录 1、绪论 1 2、VERILOG HDL的基础知识 2.1 VERILOG HDL 概述 2 2.1.1 VERILOG HDL的发展历史 2 2.1.2 VERILOG HDL的主要功能 2 3、多功能数字钟的设计 8 3.1设计任务 8 3.2 多功能数字钟功能概述 10 3.3多功能数字钟系统框图 10 3.4详细功能及状态描述 3 3.5 参考模块设计 10 3.5．1 主控制模块maincontrol 10 3.3.2. 时间及其设置模块timepiece_main

  3. 所属分类：嵌入式

    • 发布日期：2014-07-10
    • 文件大小：606208
    • 提供者：clever_man
« 12 3 »