注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA/CPLD数字电路设计经验分享

  2. FPGA/CPLD数字电路设计经验分享 1 数字电路设计中的几个基本概念： 1.1 建立时间和保持时间： 1.2 FPGA中的竞争和冒险现象 1.3 清除和置位信号 1.4 触发器和所存器： 2 FPGA/CPLD中的一些设计方法 2.1 FPGA设计中的同步设计 2.2 FPGA设计中的延时电路的产生： 2.3 如何提高系统的运行速度 2.5 寄存异步输入信号 2.6 FPGA/CPLD中的时钟设计

  3. 所属分类：硬件开发

    • 发布日期：2009-05-09
    • 文件大小：1048576
    • 提供者：olishuai

  1. （Multisim数电仿真指导）竞争冒险现象及其消除

  2. 教你怎么使用multisim做数电的仿真实验，mlitisim7,multisim8,multisim10都适用。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-23
    • 文件大小：185344
    • 提供者：sillyboy5

  1. 硬件工程师常用基础试题

  2. 硬件工程师基础试题，可用于面试，笔试。 1 什么是 Setup 和 Holdup 时间？ 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前， 数据信号需要保持不变的时间。 保持时间是指时钟跳变边沿后数据信号需要保持 不变的时间。见图 1。 如果不满足建立和保持时间的话，那么 DFF 将不能正确地采样到数据，将会出现 metastability 的情况。 如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间， 那么超过量 就分别被称为建立时间裕量和

  3. 所属分类：嵌入式

    • 发布日期：2009-05-29
    • 文件大小：197632
    • 提供者：xiashuang1984

  1. 常见的硬件笔试面试题目1

  2. 硬件笔试面试建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。见图1。 如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。 如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 图1 建立时间和保持时间示意图 2什么是竞争与冒险现象？怎样判断？如何消除？ 在组

  3. 所属分类：嵌入式

    • 发布日期：2010-01-13
    • 文件大小：36864
    • 提供者：zhu20082008zhu

  1. 数字逻辑与数字系统设计习题答案王永军 李景华

  2. 第一章 数字逻辑基础 作业及参考答案 （2008.9.25） P43 1-11 已知逻辑函数 ，试用真值表、卡诺图和逻辑图表示该函数。 解：（1）真值表表示如下： 输 入 输出 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 （2）卡诺图表示如下： 00 01 11 10 0 0 1 0 1 1 1 1 1 1 由卡诺图可得 ＝ （3）逻辑图表示如下： 1-12 用与非门和或非门实现下列函数，并画出

  3. 所属分类：C

    • 发布日期：2010-03-29
    • 文件大小：5242880
    • 提供者：cheerup8

  1. 汽车尾灯控制电路设计

  2. 本课题要求设计一个汽车尾灯的控制电路。该电路是用于反映汽车在运行时的状态，汽车尾部左右两侧各有3个指示灯。当接通左转、右转、刹车和正常行驶时，指示灯按照指定要求闪烁。假设汽车尾灯左右两侧各有三个指示灯（用发光二极管模拟），要求是：汽车正常远行时指示灯全灭；右转弯时，右侧3个指示灯按右循环顺序点亮；左转弯时左侧三个指示灯按左循环顺序点亮；临时刹车时所有指示灯同时闪烁。经过以上所述的设计内容及要求的分析，可以将电路分为以下几部分： 首先，通过555定时器产生频率为1Hz的脉冲信号，该脉冲信号用于提

  3. 所属分类：硬件开发

    • 发布日期：2010-04-03
    • 文件大小：705536
    • 提供者：shouhou5

  1. 技术类 面试题

  2. a) 什么是Setup 和Holdup时间？ b) 什么是竞争与冒险现象？怎样判断？如何消除？ c) 请画出用D触发器实现2倍分频的逻辑电路？ d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ e) 什么是同步逻辑和异步逻辑？

  3. 所属分类：C

    • 发布日期：2010-04-09
    • 文件大小：30720
    • 提供者：W460273100

  1. CPLD 应用中计数器竞争2冒险现象的一种消除方法

  2. 　针对CPLD 应用中计数器存在竞争2冒险现象的特点,为了能在基于CPLD 的时序 系统的设计中正确地、方便地使用计数器的输出,提出了一种消除CPLD 计数器输出竞争- 冒 险现象的简便方法。仿真结果表明了该方法的有效性。

  3. 所属分类：硬件开发

    • 发布日期：2011-12-06
    • 文件大小：99328
    • 提供者：du23du

  1. multisim12清华大学本科教育所用的例子

  2. 本人亲测，都可以用。自己也是学电子的，所以好的资料就分享出来，希望对你有用。 主要包括： 模拟部分： MD1 1-1 二极管加正向电压 1-2 二极管加反向电压 1-3 IV法测二极管伏安特性 1-4 用万用表检测二极管 1-5 例1.2.1电路 1-6 直流和交流电源同时作用于二极管 1-7 半波整流电路 1-8 全波整流电路 1-9 单向限幅电路 1-10 双向限幅电路 1-11 底部钳位电路 1-12 顶部钳位电路 1-13 振幅解调电路 1-14 振幅调制电路 1-15 稳压二极管稳压

  3. 所属分类：硬件开发

    • 发布日期：2013-03-29
    • 文件大小：39845888
    • 提供者：xmlizzy

  1. 电子电路设计-交通灯控制

  2. 在如今城市中，人口和汽车日益怎张，市区交通也日益拥挤，人们的安全问题也日益重要因此红绿交通信号邓成为交管部门管理交通的重要工具之一。交通信号灯常用于交叉路口，用来控制车流量，提高交叉路口车辆的通行能力，减少交通事故。有了交通灯人们的安全出行有了很大的保障。交通灯是人们生活中常常见到的一部分。不同的交通灯，变化规律会有很大差别。主干道车流量大，指路车流量少。所以有技巧的设置红绿灯的变化可以有效的方便人们的出行。同时智能化的红绿灯将更加人性化。本文主要介绍了该交通灯控制器的设计思路、原理和方法，仿

  3. 所属分类：硬件开发

    • 发布日期：2013-07-01
    • 文件大小：203776
    • 提供者：u011265989

  1. ewb multisim 仿真实例电路图全集

  2. 多年收集的ewb和multisim电子电路仿真实例文件，压缩后有50多兆。 文件列表 ├─仿真实验 │ 555.ms10 │ Circuit1.ms10 │ Circuit2.ms10 │ CLOCK.ms10 │ FileList.txt │ 实验2.ms10 │ 实验3-一阶有源低通滤电路.ms10 │ 实验3-减法运算电路.ms10 │ 实验3-反相加法运算电路.ms10 │ 实验3-反相比例运算电路.ms10 │ 实验3-反相积分运算电路.ms10 │ 实验3-微分运算电路.ms10

  3. 所属分类：专业指导

    • 发布日期：2015-10-21
    • 文件大小：55574528
    • 提供者：freedom366

  1. 有限状态机 FSM

  2. 利用 VHDL 设计的许多实用逻辑系统中 有许多是可以利用有限状态机的设计方案来 描述和实现的 无论与基于 VHDL 的其它设计方案相比 还是与可完成相似功能的 CPU 相比 状态机都有其难以逾越的优越性 它主要表现在以下几方面 h 由于状态机的结构模式相对简单 设计方案相对固定 特别是可以定义符号化枚 举类型的状态 这一切都为 VHDL 综合器尽可能发挥其强大的优化功能提供了有利条件 而且 性能良好的综合器都具备许多可控或不可控的专门用于优化状态机的功能 h 状态机容易构成性能良好的同步时序

  3. 所属分类：硬件开发

    • 发布日期：2018-01-10
    • 文件大小：222208
    • 提供者：drjiachen

  1. Multisim 仿真电路系列－数字电路

  2. 555定时电路的单稳态工作方式.ms8 555定时电路的无稳态工作方式.ms8 74ls194芯片的使用.ms8 74ls194芯片的使用（开关表示）.ms8 J-K触发器.ms8 S.ms8 任意进制计数器的仿真分析.ms8 全减器的仿真设计.ms8 全加逻辑电路.ms7 可编程任意波形信号发生器.ms8 多路功能选择器的功能仿真测试.ms8 数值比较器的仿真.ms8 数据选择器的仿真.ms8 数据选择器的仿真（逻辑分析仪）.ms8 数模DA转换电路的仿真.ms8 模数AD与转换电路的仿真.

  3. 所属分类：嵌入式

    • 发布日期：2009-04-03
    • 文件大小：1048576
    • 提供者：huang_wen_jie

  1. fpga 状态机 写法

  2. 现在大家比较统一的观点是，状态机的写法应该是用三段式写法，即第一部分说明初始状态，current_state<=next_state，第二部分是状态机的状态转化的描述，第三部分是每一步状态的组合逻辑的描述。这样写调理更加清晰，也更加利于综合器综合。而且，大家一致认同的是onehot编码是状态机编码的一种非常优秀的方式，虽然占的位数可能稍多一点，但是省去了状态变量的译码电路，因此总体上是比较划算的，而且采用onehot编码还可以比较有效地避免竞争冒险现象。现在讨论的焦点在于状态机状态变量的

  3. 所属分类：硬件开发

    • 发布日期：2018-12-21
    • 文件大小：585728
    • 提供者：huhubear

  1. 导出页面自 eetop.cn_VHDL .pdf

  2. 利用VHDL设计的许多实用逻辑系统中 有许多是可以利用有限状态机的设计方案来 描述和实现的 无论与基于VHDL的其它设计方案相比 还是与可完成相似功能的CPU 相比 状态机都有其难以逾越的优越性 它主要表现在以下几方面 h 由于状态机的结构模式相对简单 设计方案相对固定 特别是可以定义符号化枚 举类型的状态 这一切都为VHDL综合器尽可能发挥其强大的优化功能提供了有利条件 而且 性能良好的综合器都具备许多可控或不可控的专门用于优化状态机的功能 h 状态机容易构成性能良好的同步时序逻辑模块 这对

  3. 所属分类：硬件开发

    • 发布日期：2019-05-21
    • 文件大小：222208
    • 提供者：drjiachen

  1. 基于EWB的组合逻辑电路竞争冒险研究

  2. 基于EWB的组合逻辑电路竞争冒险研究，林文剑，王劲松， 本文通过组合逻辑电路竞争冒险现象的理论与例子，针对组合逻辑电路中竞争冒险现象，介绍了竞争冒险现象的概念，同时分析了竞争

  3. 所属分类：其它

    • 发布日期：2020-01-19
    • 文件大小：301056
    • 提供者：weixin_38669674

  1. 数电重点整理

  2. 补码 反码 原码 反演定理和对偶定理 组合电路设计 用中规模集成电路设计 怎么确定竞争冒险现象，以及怎么消除

  3. 所属分类：专业指导

  1. 实验四组合电路的竞争冒险

  2. 1．实验目的 通过实验观察组合电路中存在的竞争冒险现象，学会用实验手段消除竞争冒险对电路的影响。

  3. 所属分类：专业指导

    • 发布日期：2010-11-20
    • 文件大小：129024
    • 提供者：kartik

  1. EDA/PLD中的FPGA器件的竞争与冒险现象及消除方法

  2. 摘　要:现场可编程门阵列(FPGA)由于其内部构成,容易引起竞争冒险现象,从而使电路工作的稳定性大受影响,电路也容易产生误动作,以致产生意想不到的后果。本文详细介绍了冒险现象的产生,并结合实例介绍了消除竞争冒险现象的各种方法。这些方法主要通过改变设计,破坏毛刺产生的条件来减少毛刺的发生。他能够使FPGA设计中毛刺的出现几率减到最小,大大减少了逻辑错误,加强了电路工作的稳定性,有效地抑制了干扰,使设计也更加优化、合理。 　　关键词:FPGA;竞争冒险;毛刺;逻辑错误 　　在数字电路设计中,经常需要

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：70656
    • 提供者：weixin_38689041

  1. FPGA器件的竞争与冒险现象及消除方法

  2. 摘　要:现场可编程门阵列(FPGA)由于其内部构成,容易引起竞争冒险现象,从而使电路工作的稳定性大受影响,电路也容易产生误动作,以致产生意想不到的后果。本文详细介绍了冒险现象的产生,并结合实例介绍了消除竞争冒险现象的各种方法。这些方法主要通过改变设计,破坏毛刺产生的条件来减少毛刺的发生。他能够使FPGA设计中毛刺的出现几率减到,大大减少了逻辑错误,加强了电路工作的稳定性,有效地抑制了干扰,使设计也更加优化、合理。 　　关键词:FPGA;竞争冒险;毛刺;逻辑错误 　　在数字电路设计中,经常需要考虑

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：69632
    • 提供者：weixin_38716519
« 12 »