注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字电路实验与maxplusII的使用

  2. 实验一、常用电子仪器使用和门电路的功能测试 实验二 组合逻辑电路分析与设计 实验三 中规模集成组合逻辑器件的应用 实验四 触发器功能测试及应用 实验五 计数器和寄存器的实际应用 实验六 时序电路分析和设计

  3. 所属分类：专业指导

    • 发布日期：2009-06-14
    • 文件大小：4194304
    • 提供者：WCGSBSGYXB

  1. 数字电路 实验 指导书

  2. 实验一 门电路逻辑功能测试 实验二 用小规模芯片设计组合电路 实验三 用中规模芯片设计组合电路 实验四 时序电路实验 实验五 组合逻辑3-8译码器的设计 实验六 组合逻辑电路设计 实验七 触发器功能的模拟实现 实验八 扫描显示电路的驱动 实验九 计数器及时序电路

  3. 所属分类：嵌入式

    • 发布日期：2009-10-30
    • 文件大小：1048576
    • 提供者：lanlicai

  1. 数字电子技术课程设计（时钟制作）

  2. 完整的数字电子技术课设（时钟制作） 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

  3. 所属分类：专业指导

    • 发布日期：2009-11-18
    • 文件大小：2097152
    • 提供者：huangkexing

  1. 数字电路实验指导书（十五项实验）

  2. 实验一 TTL门电路参数测试实验……… 实验二 CMOS门电路参数测试………… 实验三 基本门电路的逻辑功能测试…… 实验四 译码器及其应用………………… 实验五 数码管显示实验………………… 实验六 组合逻辑电路的设计与测试…… 实验七 移位寄存器及其应用…………… 实验八 计数器及其应用………………… 实验九 555定时器及其应用…………… 实验十 EPROM只读存储器的应用……… 实验十一 D/A转换实验………………… 实验十二 A/D转换实验………………… 实验十三 多功能数字钟的设计

  3. 所属分类：专业指导

    • 发布日期：2009-12-01
    • 文件大小：931840
    • 提供者：zjh1109

  1. 数字逻辑 课程设计 多功能数字钟

  2. 1.1 设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法，且由于数字钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的

  3. 所属分类：专业指导

    • 发布日期：2009-12-20
    • 文件大小：816128
    • 提供者：qq784954642

  1. 数字电路课程设计四位串行乘法器

  2. 实验内容： 题目： 4位并行乘法器的电路设计与仿真 功能要求： 1. 实现4位串行乘法器的电路设计; 2. 带异步清零端； 3. 输出为8位； 4. 单个门延迟设为5 ns。 5. 设要有完整的组合逻辑电路设计步骤； 6. 每一步骤完成要正确合理； 7. 设计电路时分模块测试。 及实验结果都有在内

  3. 所属分类：嵌入式

    • 发布日期：2009-12-28
    • 文件大小：231424
    • 提供者：sejin0908

  1. EDA技术与VHDL 电子时钟课程设计报告

  2. 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。电路通过使用数字元件，采用三个计数器来构成完成二十四小时的数字钟设计，并且将译码器和二选一数字选择器配合使用来完成动时间写出。此外，使能端和复位端控制信号用来控制电路，使得该电路可以完成保持、清零、预置时间、等一系列的功能。

  3. 所属分类：专业指导

    • 发布日期：2010-01-04
    • 文件大小：660480
    • 提供者：nemolei

  1. 基于PROTUES的抢答器课程设计

  2. 摘要 抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，是竞赛问答中一种常用的必备装置；从原理上讲，它是一种典型的数字电路，其中包括了组合逻辑电路和时序逻辑电路．电路结构形式多种多样，可以利用简单的与非门构成，也可以利用触发器构成。 本设计是基于触发器控制的六路抢答器，在抢答中，只有开始后抢答才有效，如果在开始抢答前抢答为无效，正确按键后有音乐提示；按键锁定，在有效状态下，按键无效非法。

  3. 所属分类：专业指导

    • 发布日期：2010-01-19
    • 文件大小：925696
    • 提供者：txl15827524949

  1. 数字逻辑与数字系统设计习题答案王永军 李景华

  2. 第一章 数字逻辑基础 作业及参考答案 （2008.9.25） P43 1-11 已知逻辑函数 ，试用真值表、卡诺图和逻辑图表示该函数。 解：（1）真值表表示如下： 输 入 输出 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 （2）卡诺图表示如下： 00 01 11 10 0 0 1 0 1 1 1 1 1 1 由卡诺图可得 ＝ （3）逻辑图表示如下： 1-12 用与非门和或非门实现下列函数，并画出

  3. 所属分类：C

    • 发布日期：2010-03-29
    • 文件大小：5242880
    • 提供者：cheerup8

  1. 数字逻辑课程设计—“111”序列检测器

  2. 课程设计任务书 学生姓名 胡俊 学生专业班级 计 算 机0801 指导教师 王莹 学 院 名 称 计算机科学与技术学院 一、题目：“1 1 1”序列检测器。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“1 1 1”序列检测器。 二、要求完成设计的主要任务如下： 1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。 2．使用同

  3. 所属分类：C

    • 发布日期：2010-06-28
    • 文件大小：937984
    • 提供者：smart_hj

  1. 组合逻辑和时序逻辑电路的设计

  2. EDA详细实验报告，实验一实验二，组合逻辑电路的设计、时序逻辑电路的设计，包含需要的完整实验程序，操作过程和实验结果分析以及实验心得。

  3. 所属分类：其它

    • 发布日期：2011-11-24
    • 文件大小：106496
    • 提供者：lj923

  1. 数电实验实验1 组合逻辑电路设计一

  2. 数电实验 实验1 组合逻辑电路设计一 简单介绍了器件的基本用法

  3. 所属分类：专业指导

    • 发布日期：2012-03-10
    • 文件大小：2097152
    • 提供者：v0000bho

  1. 与非门测试组合逻辑电路

  2. 数字电子技术实验　与非门测试与组合逻辑电路测试， 实验一 TTL与CMOS集成逻辑门的参数测试 实验二 组合逻辑电路的设计

  3. 所属分类：其它

    • 发布日期：2014-04-23
    • 文件大小：1048576
    • 提供者：qq_14876939

  1. Multisim在组合逻辑电路设计中的应用

  2. 这是描述multimis模拟电路设计的一款工具，可以方便大家学习，有利于大家了解它的功能。

  3. 所属分类：其它

    • 发布日期：2015-10-10
    • 文件大小：1048576
    • 提供者：qq_22858259

  1. 数字逻辑实验报告一.docx

  2. 一、实验目的 1、熟悉仿真软件Proteus的应用方法； 2、熟悉TTL基本门电路的功能； 3、熟悉中规模集成电路芯片74LS148、74LS138、74LS48、74151的功能； 4、掌握组合逻辑电路分析的一般方法； 5、掌握组合逻辑电路设计的一般方法，能应用集成电路芯片74LS138、74151等进行组合逻辑电路设计。 二、实验内容及步骤 （一）熟悉仿真软件Proteus，对TTL基本门电路（与门、或门、非门、与非门、或非门、异或门、与或非门）进行功能测试。步骤如下： 1、进入Proteu

  3. 所属分类：专业指导

    • 发布日期：2020-06-03
    • 文件大小：872448
    • 提供者：weixin_44279771

  1. 动态扫描数字钟电路设计与制作

  2. 摘要：给出了一种数字钟电路设计的具体方法，采用石英晶体振荡器和分频器产生秒时钟信号，以动态扫描方式将计数结果进行译码，最终在共阴极LED数码管上显示时.分.秒时间.电路主要采用中规模CMOS集成电路纯硬件实现，覆盖内容广泛.涉及知识点较多.将其列入自主实验内容，对提高工程设计能力.综合运用各种知识分析问题.解决实际问题的能力等方面有显着效果. 　　0 引言 　　在电子技术实验教学中，构建的电路设计理念，提高的电路设计能力，是教学的根本目的和核心内容.数字钟电路的设计包括了时序逻辑电路.组合逻

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：198656
    • 提供者：weixin_38680247

  1. 基于数据选择器和D触发器的多输入时序电路设计

  2. 本文给出多输入变量时序逻辑网络的一种新型结构：将D触发器和数据选择器进行组合，构成既有存储功能又有数据选择功能的多输入时序网络，并给出设计过程中不需要进行函数化简的设计技术。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：241664
    • 提供者：weixin_38752282

  1. 基于数据选择器和D触发器的多输入时序电路设计

  2. 在SSI时序逻辑电路设计中，遵循的设计准则是：在保证所设计的时序逻辑电路具有正确功能的前提下，触发器的激励函数应最小化，从而简化电路结构。用卡诺图法或公式法化简触发器的激励函数，在多输入变量时相当繁琐甚至难以进行。因此，需要寻求多输入时序逻辑电路简捷设计方法。本文给出多输入变量时序逻辑网络的一种新型结构：将D触发器和数据选择器进行组合，构成既有存储功能又有数据选择功能的多输入时序网络，并给出设计过程中不需要进行函数化简的设计技术。 　　1 基本原理 　　1．1 基本多输入时序网络 　　1．

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：229376
    • 提供者：weixin_38692043

  1. 组合逻辑电路实验（全加器、监测信号灯、简单电话程控）

  2. Mutisim源文件，包含1、全加器实验 （1）按照组合逻辑电路的一般设计步骤，用与非门、异或门实现一位全加器。 （2）用74×138和四输入的与非门实现的全加器 2、设计一个监测信号灯工作状态的逻辑电路，每一组信号灯由红、黄、绿三盏构成，其正常工作状态如图所示，其余状态为故障状态，故障状态时要发出报警信号。 用74LS151和74LS138组成8通道传输系统（简单电话程控系统）。

  3. 所属分类：嵌入式

    • 发布日期：2020-12-04
    • 文件大小：381952
    • 提供者：Constantiny

  1. 动态扫描数字钟电路设计与制作

  2. 摘要：给出了一种数字钟电路设计的具体方法，采用石英晶体振荡器和分频器产生秒时钟信号，以动态扫描方式将计数结果进行译码，终在共阴极LED数码管上显示时.分.秒时间.电路主要采用中规模CMOS集成电路纯硬件实现，覆盖内容广泛.涉及知识点较多.将其列入自主实验内容，对提高工程设计能力.综合运用各种知识分析问题.解决实际问题的能力等方面有显着效果. 　　0 引言 　　在电子技术实验教学中，构建的电路设计理念，提高的电路设计能力，是教学的根本目的和内容.数字钟电路的设计包括了时序逻辑电路.组合逻辑电路

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：229376
    • 提供者：weixin_38691669
« 12 3 4 5 6 7 8 9 10 »