注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. （熟读专家系列）《ModelSim电子系统分析及仿真》

  2. 《ModelSim电子系统分析及仿真》主要内容简介：ModelSim是优秀的HDL仿真软件之一，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。《ModelSim电子系统分析及仿真》以ModelSim 6.1f版软件为例，由浅入深、循序渐进地

  3. 所属分类：硬件开发

    • 发布日期：2013-08-15
    • 文件大小：48234496
    • 提供者：u011708448

  1. 基于FPGA的嵌入式图像处理系统设计(中文版PDF)

  2. 《基于fpga的嵌入式图像处理系统设计》详细介绍了fpga（field programmable gatearray，现场可编程门阵列）这种新型可编程电子器件的特点，对fpga的各种编程语言的发展历程进行了回顾，并针对嵌入式图像处理系统的特点和应用背景，详细介绍了如何利用fpga的硬件并行性特点研制开发高性能嵌入式图像处理系统。作者还结合自己的经验，介绍了研制开发基于fpga的嵌入式图像处理系统所需要的正确思路以及许多实用性技巧，并给出了许多图像处理算法在fpga上的具体实现方法以及多个基于f

  3. 所属分类：硬件开发

    • 发布日期：2015-02-09
    • 文件大小：55574528
    • 提供者：johnllon

  1. 《安防+AI 人工智能工程化白皮书》.pdf

  2. 『安防+AI 人工智能工程化白皮书』集合了中科院自动化所、浙江 宇视科技有限公司的技术专家及行业专家的研究成果、实践经验。本报告从当前 人工智能技术与产业发展的背景、智慧安防生态圈、智慧安防典型应用、智慧安 防规模化应用存在的问题，以及智慧安防未来趋势等五个维度，系统梳理总结了 当前安防+AI 的发展现状，尤其重点分析指出了智慧安防领域存在的八大限制性 因素，以及智慧安防的八大新的发展趋势，供学术界及实业界的学者、专家参考。第四章智慧安防规模应用的八大限制性因素 24 4.1成本高昂 25 4.

  3. 所属分类：机器学习

    • 发布日期：2019-10-20
    • 文件大小：4194304
    • 提供者：yutong_zhou

  1. 结合FPGA与结构化ASIC进行设计

  2. 由于结构化ASIC具有单位成本低、功耗低、性能高和转换快(fast turnaound)等特点，越来越多的先进系统设计工程师正在考虑予以采用。在结构化ASIC中，像通用逻辑门、存储器、锁相环和I/O缓存这些功能性资源都嵌在芯片内部经过预设计和预验证的基层中。然后，该层和顶部少数金属互联层一起完成定制。比起从头开始创建ASIC来说，这种方法可大幅缩短设计时间。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：66560
    • 提供者：weixin_38669881

  1. 嵌入式系统/ARM技术中的结合FPGA与结构化ASIC进行设计

  2. 由于结构化ASIC具有单位成本低、功耗低、性能高和转换快(fast turnaound)等特点，越来越多的先进系统设计工程师正在考虑予以采用。在结构化ASIC中，像通用逻辑门、存储器、锁相环和I/O缓存这些功能性资源都嵌在芯片内部经过预设计和预验证的基层中。然后，该层和顶部少数金属互联层一起完成定制。比起从头开始创建ASIC来说，这种方法可大幅缩短设计时间。　　仅在芯片少数金属层上配置电路，不仅可以降低开发成本和缩短开发时间，而且降低了设计错误发生的风险。这是因为与ASIC需要设计许多掩膜层来构

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：100352
    • 提供者：weixin_38536349

  1. 结合FPGA与结构化ASIC的设计

  2. 结构化ASIC及其设计流程     那么，什么是结构化ASIC呢？其核心思路就是预先在硅片上嵌入必要的功能电路模块（逻辑功能 、时序产生、时钟网络、存储器和I/O等），以一种结构化的方法嵌入在一个基本平台内。对于一个给定组件，结构化ASIC具有已定义逻辑、内存、时钟网络和I/O资源等预加工的基本阵列，如图1所示。设计师只需要对最后的金属布线层进行个性化编程以完成设计，而不需要像ASIC设计那样定义芯片所有掩模层，由此带来的最直接的影响就是掩模成本的大幅降低。随着设计要求工艺线宽的减小，结构化A

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：113664
    • 提供者：weixin_38703277

  1. 结合FPGA与结构化ASIC进行设计

  2. 由于结构化ASIC具有单位成本低、功耗低、性能高和转换快(fast turnaound)等特点，越来越多的先进系统设计工程师正在考虑予以采用。在结构化ASIC中，像通用逻辑门、存储器、锁相环和I/O缓存这些功能性资源都嵌在芯片内部经过预设计和预验证的基层中。然后，该层和顶部少数金属互联层一起完成定制。比起从头开始创建ASIC来说，这种方法可大幅缩短设计时间。　　仅在芯片少数金属层上配置电路，不仅可以降低开发成本和缩短开发时间，而且降低了设计错误发生的风险。这是因为与ASIC需要设计许多掩膜层来构

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：92160
    • 提供者：weixin_38693476