注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA实现 fir滤波器VHDL源码，本人在altera 芯片验证过（20Mhz时钟），处理速度和时钟同步

  2. FPGA实现 fir滤波器VHDL源码，本人在altera 芯片验证过（20Mhz时钟），方法笨重，但是处理速度和时钟同步，有意向作者方面研究的可以邮箱（fpga_dsp@qq.com）联系，别忘了注明本人信息，本人在fpga方面有许多信号处理及通信方面的成果，也有不少经验

  3. 所属分类：电信

    • 发布日期：2011-03-19
    • 文件大小：5120
    • 提供者：FPGA_DSP

  1. 高级验证方法学（中文版）（by+mentor）

  2. 芯片验证高级验证方法,vmm vom,mentor 写的

  3. 所属分类：其它

    • 发布日期：2011-08-02
    • 文件大小：3145728
    • 提供者：windsoul333

  1. 芯片验证测试及失效分析

  2. 介绍一些理化分析方法的基本原理及其在失效分析中的应用。

  3. 所属分类：嵌入式

    • 发布日期：2009-03-10
    • 文件大小：249856
    • 提供者：wirewangxiang

  1. VCS USER GUIDE

  2. VCS® MX/VCS MXi™ User Guide 芯片验证工具资料，2014版本，放心下载

  3. 所属分类：其它

    • 发布日期：2018-09-24
    • 文件大小：13631488
    • 提供者：sw6618620

  1. 芯片验证平台搭建指南

  2. 芯片验证平台搭建指南 VCS®/VCSi™ Testbench Tutorial Suite

  3. 所属分类：硬件开发

    • 发布日期：2018-09-24
    • 文件大小：1048576
    • 提供者：sw6618620

  1. IC验证工作—资料整理v1.pdf

  2. 该文档基本涵盖了数字IC验证所需要要的所有知识，涵盖了UVM验证法法学、SystemVerilog基本语法以及数字电路的所有知识，此外还包括了一些常用的验证知识，如Perl、Makefile、shell、TCL等编程语言，实乃居家学习之极品。

  3. 所属分类：电信

    • 发布日期：2020-03-27
    • 文件大小：37748736
    • 提供者：weixin_46022434

  1. 基于OpenVera构建以太网MAC芯片验证平台

  2. 当芯片的设计规模越来越大，朝向SoC发展时，RTL级功能仿真时间还可以忍受，但门级仿真己经成为不可能继续广泛使用的技术了。对设计进行完备性验证要求有足够的测试向量，随着设计规模的增大，需要的仿真向量也急剧增加。近十年来，芯片的设计规模增大了100倍，仿真向量增加了近 10000倍。二者的共同作用使门级仿真所需的时间飞速增长。要找到如此庞大的能够保证验证完备性的仿真向量集也变得不太可能。

  3. 所属分类：其它

    • 发布日期：2020-03-04
    • 文件大小：75776
    • 提供者：weixin_38651165

  1. ADS1256高精度AD芯片验证-ADS1256芯片验证.rar

  2. ADS1256高精度AD芯片验证-ADS1256芯片验证.rar

  3. 所属分类：其它

    • 发布日期：2019-09-03
    • 文件大小：5242880
    • 提供者：weixin_38744270

  1. 芯片验证漫游指南附赠源代码.zip

  2. 芯片验证漫游指南附赠源代码.zip 芯片验证漫游指南附赠源代码.zip

  3. 所属分类：专业指导

    • 发布日期：2019-08-24
    • 文件大小：203776
    • 提供者：drjiachen

  1. SoC时代推动验证革新 硬件仿真走向新高度

  2. SoC时代的经济正在推动验证的革新。革新的关键特征是 SoC（片上系统）中的 “S”（系统）。虽然芯片已经变得更加复杂，但是用“复杂”来描述这场验证革新的关键驱动因素并不充分和准确。如今，芯片验证已经成为系统级验证和确认，由此会产生各种影响。

  3. 所属分类：其它

    • 发布日期：2020-07-15
    • 文件大小：117760
    • 提供者：weixin_38700430

  1. 基于C++TCL PLI联合仿真下的芯片验证方法研究

  2. 本文重点介绍如何搭建一种分层次的验证模型，以及如何使用这套验证模型进行仿真。

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：66560
    • 提供者：weixin_38553791

  1. 如何选择正确的芯片验证方法

  2. 本文将对时下流行的验证技术(形式验证、随机、定向、有约束的随机、断言、属性检验)与语言(SystemC、C/C++、SystemVerilog、Open-VERA、E等)进行全面评述,还将分析在传统的数字ASIC设计流程中应当在何时采用何种验证技术和语言。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：136192
    • 提供者：weixin_38618315

  1. 专用芯片技术中的基于OVM验证平台的IP芯片验证

  2. 芯片验证的工作量约占整个芯片研发的70%，已然成为缩短芯片上市时间的瓶颈。应用OVM方法学搭建SoC设计中的DMA IP验证平台，可有效提高验证效率。 　　随着集成电路设计向超大规模发展，芯片验证工作的难度在不断增大，验证的工作量已经占到整个SoC研发的70%左右，芯片验证直接影响到芯片上市的时间，因此提高芯片验证的效率已变得至关重要。利用OVM的层次化、随机约束等特点，能有效提升现有的验证方法，提高环境激励和监测的层次、加快覆盖率达成进程，从而加快验证速度。 　　OVM验证平台 　　OV

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：67584
    • 提供者：weixin_38699551

  1. 基于FPGA的AVS视频解码芯片验证平台设计

  2. 针对AVS视频解码芯片仿真和验证的要求，提出了基于FPGA的验证平台框架。该验证平台主要用于对AVS解码芯片进行硬件模块的验证，从而为整个视频解码芯片的开发提供可靠的依据。该平台基于Nios II软核处理器，可使软件模块和硬件模块在一个平台下真正实现软硬件协同工作。基于该平台实现了多个硬件模块和AVS视频解码芯片的验证，其结果证明了该验证平台的正确性和可靠性。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：282624
    • 提供者：weixin_38610815

  1. 基于覆盖率驱动的高频RFID芯片验证平台设计

  2. 提出了一种采用覆盖率驱动激励产生算法的验证技术，设计了一套完整的验证平台，成功地验证了一款高频RFID(射频识别技术)芯片。该技术的核心思想是在验证过程中，通过分析功能覆盖率和代码覆盖率，得出未覆盖的边界条件，进而修改激励产生的约束条件，产生测试激励，验证边界条件，以有效地提高验证覆盖率。现该验证平台所验证的芯片已经成功流片，且测试性能优异。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：234496
    • 提供者：weixin_38675815

  1. 芯片验证测试及失效分析

  2. 本文对验证测试与失效分析技术进行了系统介绍，包括验证测试的一般流程、常用的分析方法以及基于验证测试的失效分析。通过分析集成电路设计和制造工艺的发展给测试带来的影响，简要介绍了验证测试面临的挑战以及未来关注的若干问题。

  3. 所属分类：制造

    • 发布日期：2020-11-02
    • 文件大小：450560
    • 提供者：fishpupil

  1. EDA/PLD中的基于C++TCL PLI联合仿真下的芯片验证方法研究

  2. 来源：现代电子技术 作者：潘闻融，周智 电子科技大学 　　0引言 　　当今社会，芯片技术与人们的生活密切相关，在各种电子产品中都有芯片的身影，而且，它们往往是电子产品关键的核心技术。制造芯片的流程非常复杂而且资源投入巨大，保证芯片的设计质量非常重要。验证工作是芯片制造过程中及其关键的一个环节，无缺陷的芯片不是设计出来的，而是验证出来的，验证过程是否准确与完备，在一定程度上决定了一个芯片的命运。 　　目前在百万门级以上的ASIC，IP，SoC设计时代，验证约消耗整个设计工作的70％，需要专职

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：126976
    • 提供者：weixin_38707826

  1. 如何选择正确的芯片验证方法

  2. 众所周知，功能验证在芯片的整个设计周期中占用的时间最多。尽管目前有许多技术可用于减少验证时间，但最终应当如何选择？答案并不简单明了，而且经常令人迷惑并要付出高昂的代价。 　　一个项目中需要使用的工具和技术必须在设计周期的初期就确定下来，以便获得新验证方法费用预算的准确信息。经常有公司因为错误估计了运转这些新型工具和技术所需的设计和技术的复杂性而浪费大量的资金和资源。 　　产品的抽象级越高，越容易设计；同样的，抽象级越高，越容易犯严重的错误。一个架构上的缺陷可能会导致整个芯片的损害，而在门

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：186368
    • 提供者：weixin_38724535

  1. 通信与网络中的基于OpenVera构建以太网MAC芯片验证平台

  2. 引言    当芯片的设计规模越来越大，朝向SoC发展时，RTL级功能仿真时间还可以忍受，但门级仿真己经成为不可能继续广泛使用的技术了。对设计进行完备性验证要求有足够的测试向量，随着设计规模的增大，需要的仿真向量也急剧增加。近十年来，芯片的设计规模增大了100倍，仿真向量增加了近10000倍。二者的共同作用使门级仿真所需的时间飞速增长。要找到如此庞大的能够保证验证完备性的仿真向量集也变得不太可能。    另一方面，芯片设计又面临着上市时间的巨大压力，验证的不足直接导致芯片不能通过测试，由此可能造成

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：101376
    • 提供者：weixin_38674616

  1. 基于C++TCL PLI联合仿真下的芯片验证方法研究

  2. ：现代电子技术 作者：潘闻融，周智 电子科技大学 　　0引言 　　当今社会，芯片技术与人们的生活密切相关，在各种电子产品中都有芯片的身影，而且，它们往往是电子产品关键的技术。制造芯片的流程非常复杂而且资源投入巨大，保证芯片的设计质量非常重要。验证工作是芯片制造过程中及其关键的一个环节，无缺陷的芯片不是设计出来的，而是验证出来的，验证过程是否准确与完备，在一定程度上决定了一个芯片的命运。 　　目前在百万门级以上的ASIC，IP，SoC设计时代，验证约消耗整个设计工作的70％，需要专职的验证团

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：154624
    • 提供者：weixin_38702844
« 12 3 4 5 6 7 8 9 10 ... 50 »