注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL程序设计与实践--云创工作室编著

  2. 有点大，分为两部分（上和下），还有一个超星阅读器 第1章　EDA设计与Verilog　HDL语言概述 　　1.1　EDA设计概述 　　1.1.1　EDA技术简介 　　1.1.2　EDA与传统电子系统设计方法 　　1.1.3　可编程逻辑器件对EDA技术的要求 　　1.2　Verilog　HDL语言简介 　　1.2.1　硬件描述语言说明 　　1.2.2　Verilog　HDL语言的历史 　　1.2.3　Verilog　HDL语言的能力 　　1.2.4　Verilog　HDL和VHDL语言的比较 　

  3. 所属分类：嵌入式

    • 发布日期：2009-08-04
    • 文件大小：14680064
    • 提供者：kygreen

  1. Verilog HDL硬件描述语言

  2. Verilog HDL硬件描述语言 Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模 语言。此外， Verilog HDL语言提供了编程

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：9437184
    • 提供者：lzflxq

  1. 专用集成电路和集成系统自动化设计方法

  2. 本书在主线上突出了电路与系统的设计方法。主干是介绍设计描述,同时分两路展开,一路由设计描述转入设计验证,它包括仿真与建模;另一路由设计描述转入设计转化,它包括行为级、结构级、逻辑级、电路级和版图级的设计综合,此外还介绍了测试综合。为了适应高层次的设计方法,本书淡化了原理图方式的设计描述。而加强了HDL(硬件描述语言)的设计描述。尽管这不是一本专门介绍VHDL的书,但书中不乏介绍VHDL 编译、仿真和综合的实例,读者阅读参考。

  3. 所属分类：嵌入式

    • 发布日期：2009-09-30
    • 文件大小：9437184
    • 提供者：duandhua

  1. 二级C语言公共基础知识

  2. （内有最新习题和ppt教程） 最新二级公共基础知识填空40题+80选择题 (1) 算法的复杂度主要包括______复杂度和空间复杂度。 答：时间 (2) 数据的逻辑结构在计算机存储空间中的存放形式称为数据的______。 答：模式#逻辑模式#概念模式 (3) 若按功能划分，软件测试的方法通常分为白盒测试方法和______测试方法。 答：黑盒 (4) 如果一个工人可管理多个设施，而一个设施只被一个工人管理，则实体"工人"与实体"设备"之间存在______联系。 答：一对多 #1：N#1:n (5

  3. 所属分类：C

    • 发布日期：2009-11-20
    • 文件大小：364544
    • 提供者：ym1030

  1. 设计与验证 verilog hdl

  2. EDA先锋工作室出的书，实际工作意义非凡。 让你真正理解什么是硬件设计语言。 让你真正理解什么是行为级描述和RTL描述 让你真正理解验证的意义和过程。

  3. 所属分类：专业指导

    • 发布日期：2010-05-12
    • 文件大小：14680064
    • 提供者：zhanghetxwd

  1. 第3章 软硬件协同设计与TLM

  2. 深亚微米半导体技术的进展与成熟使复杂的SoC设计变得越来越普遍，同时对传统的ASIC设计方法和流程提出了挑战。软硬件协同设计是SoC的3个关键支持技术之一，它不仅是SoC的重要特点，也是21世纪IT业发展的一大趋势。软硬件协同设计目的是为硬件和软件的协同描述、验证和综合提供一种集成环境。 SoC与传统IC的设计原理是不同的，它的设计不是一切从头开始，而是将设计建立在较高的基础之上，利用已有的IP核进行设计重用，设计方法从传统的电路设计转向系统设计，设计的重心也从逻辑综合、布局布线转向系统的设计

  3. 所属分类：嵌入式

    • 发布日期：2010-05-23
    • 文件大小：337920
    • 提供者：yaowanhua

  1. 计算机二级C语言考试题预测

  2. 今年9月份参加计算机二级考试的同学请转载 作者：天使~之戀 已被分享1次 评论(0) 复制链接 分享 转载 删除 下面的138道题目，在二级考试中命中率极高。 一、选择题 (1) 下面叙述正确的是(C) A. 算法的执行效率与数据的存储结构无关 B. 算法的空间复杂度是指算法程序中指令（或语句）的条数 C. 算法的有穷性是指算法必须能在执行有限个步骤之后终止 D. 以上三种描述都不对 (2) 以下数据结构中不属于线性数据结构的是(C) A. 队列 B. 线性表 C. 二叉树 D. 栈 (3)

  3. 所属分类：C

    • 发布日期：2010-06-08
    • 文件大小：16384
    • 提供者：pengfeitan

  1. Verilog超详细教程

  2. 介绍Verilog HDL, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog testbench • 激励和控制和描述 • 结果的产生及验证 – 任务task及函数function – 用户定义的基本单元(primitive) – 可综合的Verilog描述风格

  3. 所属分类：硬件开发

    • 发布日期：2011-04-12
    • 文件大小：2097152
    • 提供者：swzhahaha

  1. Verilog HDL硬件描述语言入门

  2. 非常经典！学习verilog的必备！Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模 语言。此外， Verilog HDL语言提供了编程

  3. 所属分类：讲义

    • 发布日期：2015-01-16
    • 文件大小：4194304
    • 提供者：sixhaveone

  1. 集成电路设计流程(基本的)

  2. 成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。

  3. 所属分类：嵌入式

    • 发布日期：2008-11-30
    • 文件大小：162
    • 提供者：hbhsj

  1. eetop[1].cn_AD6 中VHDL设计及创建Testbench参考.pdf

  2. VHDL是一种用于数字系统行为级描述的编程语言。VHDL具备了许多适合于电子器 件行为级描述的特性，无论是简单的逻辑门电路还是复杂的微处理器或用户自定制的器件。 从而，VHDL满足电路行为中电气特征（诸如信号上升/下降时间、门延迟和功能）的精确 描述。并且利用VHDL仿真模型可以搭建更大的可仿真电路。 VHDL还是一种通用的可编程语言，就如同利用高级语言在计算机上编写复杂的设计程 序，VHDL允许输入复杂电子电路的行为级设计，并实现自动电路综合或系统仿真。同时， VHDL也不同于高级语言，采用

  3. 所属分类：硬件开发

    • 发布日期：2019-05-23
    • 文件大小：118784
    • 提供者：drjiachen

  1. 东北大学需求分析和系统设计期末复习

  2. 东北大学需求分析与系统设计期末考题简答题部分，中文，swoT指优势、缺陷、机会、威胁( strength、 weakness、 opportunit!y、 threat)。SWOT 方法以调整组织的优势、劣势、机会和威胁的方式来进行信息系统开发项目的识别、分类、排序和选择。这是 个从确定组织使命开始的、自顶向下的方法。将与研究对象密切相关的各种主要内部优势、劣势和外部的机 会和威胁等,通过调查列举出来,并依照矩阵形式排列,然后用系统分析的思想,把各种因素相互匹配起来加 以分析,从中得出一系列相应

  3. 所属分类：讲义

    • 发布日期：2019-01-12
    • 文件大小：5242880
    • 提供者：layliangbo

  1. 硬件设计之集成电路设计概括

  2. 芯片硬件设计包括：1.功能设计阶段；2.设计描述和行为级验证供能设计完成后，可以依据功能将SOC 划分为若干功能模块，并决定实现这些功能将要使用的IP 核；3.逻辑综合确定设计描述正确后，可以使用逻辑综合工具(synthesizer)进行综合；

  3. 所属分类：其它

    • 发布日期：2020-07-19
    • 文件大小：62464
    • 提供者：weixin_38642285

  1. 基于CPLD及FPGA的VHDL语言电路优化设计

  2. VHDL（Very High Speed Integrated CIRCUITHARDWARE DEscr iptION Language）是IEEE工业标准硬件描述语言，是随着可编程逻辑器件（PLD）的发展而发展起来的。它是一种面向设计、多层次的硬件描述语言，是集行为描述、RTL描述、门级描述功能为一体的语言，并已成为描述、验证和设计数字系统中最重要的标准语言之一。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：149504
    • 提供者：weixin_38657457

  1. 行为级模型功能比对验证的自动方法学

  2. 在混合信号芯片设计领域，Verilog/Systemverilog/VHDL等行为级模型被广泛应用于描述模拟和混合信号模块的电路特性，用以帮助实现更快速全面的全芯片功能验证。为了保证正确、有效和全面的全芯片功能验证，电路模块的行为级模型和晶体管级设计之间的功能比对验证(Behavior vs.Schematic，BVS)非常关键。在此之前，利用现有的EDA工具，只能进行逻辑状态的BVS矢量检查，而不能进行实数类型的矢量检查。为了更好地描述模拟和混合信号模块的行为特性，采用了Wreal模型和SV-

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：668672
    • 提供者：weixin_38635979

  1. 基于VHDL的密码控制系统设计方案

  2. 1引言随着电子技术和ASIC技术的发展.数字系统设计向速度快、容量大、体积小、重量轻的趋势发展。目前数字系统设计可直接面向用户需求，根据系统的行为和功能要求，自上而下地逐层完成设计过程：描述、综合、优化、仿真与验证，以及器件生成。该设计过程除系统行为和功能描述外，其他设计几乎都由计算机自动完成，从而实现电子设计自动化(EDA)。这样大大地缩短了系统的设计周期，适应当今品种多、批量小的电子市场要求，提高了产品的竞争能力。由于电子设计自动化是采用硬件描述语言描述硬件电路，所以研究硬件语言及仿真、综合

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：499712
    • 提供者：weixin_38519082

  1. EDA/PLD中的基于CPLD／FPGA的VHDL语言电路优化设计

  2. 0 引  言 　　VHDL(Very High Speed Integrated Circuit Hardware Descr iption Language)是IEEE工业标准硬件描述语言，是随着可编程逻辑器件(PLD)的发展而发展起来的。它是一种面向设计、多层次的硬件描述语言，是集行为描述、RTL描述、门级描述功能为一体的语言，并已成为描述、验证和设计数字系统中最重要的标准语言之一。由于VHDL在语法和风格上类似于高级编程语言，可读性好，描述能力强，设计方法灵活，可移植性强，因此它已成为广

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：178176
    • 提供者：weixin_38632916

  1. 全数字三相晶闸管触发器IP软核设计

  2. IP(Intellectual Property)就是常说的知识产权。美国Dataquest咨询公司将半导体产业的IP定义为用于ASIC、ASSP和PLD等当中，并且是预先设计好的电路模块。IP核模块有行为(Behavior)、结构(Structure)和物理(Physical)三级不同程度的设计。根据描述功能行为的不同，IP核分为三类，即软核(Soft IP Core)、完成结构描述的固核(Firm IP Core)和基于物理描述并经过工艺验证的硬核(Hard IP Core)。IP软核通常是

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：169984
    • 提供者：weixin_38656395

  1. 基于VHDL语言的实用电梯控制器的设计

  2. 摘　要：介绍了基于VHDL语言设计的电梯控制器，并进行了电路综合和仿真。该控制器遵循方向优先的原则，提供16个楼层多用户的载客服务并指示电梯的运行情况。关键词：VHDL；控制器；EDA；电梯　　现代硬件设计运用EDA（ElectronicDesignAutomation）技术采用并行工程和“自顶向下”的设计方法，从系统设计入手，在顶层进行层次划分和结构设计，在功能模块一级进行仿真、纠错，并用VHDL，VerilogHDL等硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证，最后用逻辑综合

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：150528
    • 提供者：weixin_38632006

  1. 基于CPLD／FPGA的VHDL语言电路优化设计

  2. 0 引  言 　　VHDL(Very High Speed Integrated Circuit Hardware Descr iption Language)是IEEE工业标准硬件描述语言，是随着可编程逻辑器件(PLD)的发展而发展起来的。它是一种面向设计、多层次的硬件描述语言，是集行为描述、RTL描述、门级描述功能为一体的语言，并已成为描述、验证和设计数字系统中重要的标准语言之一。由于VHDL在语法和风格上类似于编程语言，可读性好，描述能力强，设计方法灵活，可移植性强，因此它已成为广大ED

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：222208
    • 提供者：weixin_38738511
« 12 3 4 »