注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL实用教程，硬件描述语言

  2. 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA...............................................................................................................1

  3. 所属分类：硬件开发

    • 发布日期：2010-07-14
    • 文件大小：4194304
    • 提供者：angus36

  1. 基于FPGA的32位除法器设计

  2. 摘 要：介绍了一种使 用可编程逻辑 器件 FPGA和 VHDL语 言实现 32位除法器的设计方法。该 除法器不仅可以实现有符号数运算，也可以实现无符号数的运算。除法器采用节省 FPGA逻辑资源的 时序方式设计，主要由移位 、比较和减法三种操作构成。由于优化 了程序结构，因此程序浅显易懂 ，算 法简单 ，不需要分层次分模块进行。并使 用 Altera公 司的 QuartusⅡ软件对该除法器进行编译、仿真， 得 到 了完全 正确 的 结果

  3. 所属分类：硬件开发

    • 发布日期：2012-12-06
    • 文件大小：207872
    • 提供者：nfftk4125

  1. VHDL 应用教程

  2. 学习VHDL的入门书籍 目录 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA.................................................................................................

  3. 所属分类：专业指导

    • 发布日期：2013-02-25
    • 文件大小：4194304
    • 提供者：trondai

  1. IEC61131-3标准

  2. IEC 61131-3标准包括两部分：编程和变量。编程部分描述了两个重要模型：IEC 软件模型和通讯模型。变量定义了编程系统中需要的的数据类型。 IEC61131-3是当今世界第一个为工业自动化控制系统的软件设计提供标准化编程语言 的国际标准。此前，国际上没有出现过有实际意义、为制定通用的控制语言而开展的标准化 活动。这显然是注意到由于DCS等以数字技术为基础的控制装置在发展进程中过于专有化，给用户带来的大量不便。这个标准将现代软件的概念和现代软件工程的机制与传统的PLC编程语言成功地结合，又

  3. 所属分类：其它

    • 发布日期：2013-04-25
    • 文件大小：1048576
    • 提供者：wwshmily

  1. 编译原理课堂实验_语法词法器

  2. 东南大学编译原理 语法词法器设计 完成验收了的 含报告及代码

  3. 所属分类：C/C++

    • 发布日期：2013-05-06
    • 文件大小：121856
    • 提供者：wxq21338

  1. 基于G3-PLC的RS译码器的设计与实现

  2. 针对G3-PLC物理层信道编码的要求，设计了一种RS译码器。为了解决译码过程中有限域乘法器存在的连线复杂、运算速度慢等问题，设计了一种查表运算。采用该查表运算可以快速实现有限域的乘法运算，并且可以简化BerlekampMassey (BM)迭代过程中的求逆运算，使得用传统的BM迭代就可以高效地实现RS译码。结合FPGA平台，利用Verilog硬件描述语言和Vivado软件对译码器进行设计与实现。时序仿真结果与综合结果表明，该译码器资源占用率低，能够在100 MHz系统时钟下进行有效译码。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：262144
    • 提供者：weixin_38601499