您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 数据采集芯片ADuc812原理与应用

  2. 数据采集系统芯片ADuC812原理与应用 目录 第一章 ADuC812数据采集系统芯片总体结构 1.1 概述 1.1.1 一般说明 1.1.2 ADuC812特点 1.1.3 应用 1.1.4 引脚排列和引脚说明 1.1.5 ADuC812性能参数 1.2 ADuC812的基本工作原理 1.2.1 ADuC812的结构特点 1.2.2 ADuC812存储器组织 1.2.3 ADC电路 1.2.4 ADC的工作模式 1.2.5 控制DAC模块的特殊功能寄存器 1.2.6 非易失性闪速存储器 1.
  3. 所属分类:C

    • 发布日期:2010-03-18
    • 文件大小:4194304
    • 提供者:feng5219
  1. 《TMS320X281xDSP应用系统设计》光盘资料

  2. Chapter2 IQmath应用实例系统文件IQmath_example 02 C2000软件开发基础.doc 例1、SCI寄存器的宏定义 例2、采用宏定义方法访问SCI寄存器 例3、SCI寄存器文件结构定义 例4、SCI寄存器文件结构变量 例5、将变量分配到数据段 例6、将数据段映射到寄存器对应的存储空间 例7、通信控制器和控制寄存器1的位定义 例8、通信控制器和控制寄存器1的共同体定义 例9、使用共同体定义寄存器文件结构体 例10、在C/C++中使用位区操作寄存器 例11、TMS320X
  3. 所属分类:硬件开发

    • 发布日期:2010-03-24
    • 文件大小:980992
    • 提供者:qinweinwpu
  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图/HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2
  3. 所属分类:硬件开发

    • 发布日期:2010-06-07
    • 文件大小:8388608
    • 提供者:zt839486421
  1. 集成锁相环芯片Si4133的应用及调试.pdf

  2. 利用集成锁相环芯片Si4133 设计了434 MHz 的超外差发射/ 接收机本振。介绍芯片外围调整振荡回路总电感来设 置中心频率和输出匹配的方法;利用芯片的I2C 总线接口对N、R 两个分频寄存器进行编程,讨论影响锁相环输出相位噪声的 三个主要因素及控制方法。利用DL Port IO 软件对电路进行了调试,给出了实际电路的输出信号频谱测试结果。 关键
  3. 所属分类:嵌入式

    • 发布日期:2010-08-21
    • 文件大小:423936
    • 提供者:wholemoon
  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图/HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2
  3. 所属分类:硬件开发

    • 发布日期:2010-11-19
    • 文件大小:8388608
    • 提供者:sundyqt
  1. msp430书稿开发板

  2. 第一章 超低功耗单片MSP430B - 11 - 1.1 单片机概述 - 11 - 1.1.1 MSP430系列单片机的特点 - 11 - 1.1.2 MSP430操作简介 - 11 - 1.1.3 MSP430系列单片机在系统中的应用 - 12 - 1.2 片内主要模块介绍 - 12 - 1.2.1时钟模块 - 13 - 1.2.1.1 MSP430F449的三个时钟源可以提供四种时钟信号 - 13 - 1.2.1.2 MSP430F449时钟模块寄存器 - 14 - 1.2.1.3 FLL
  3. 所属分类:电信

    • 发布日期:2011-03-17
    • 文件大小:12582912
    • 提供者:lantingele
  1. ARM 44b0 初始化源代码

  2. ;******************************************************** ; Name : 44BINIT.S * ; Modify : hugang, hgx2000@mail.china.com * ; Descr iption: * ; C start up codes * ; Configure memory, Initialize ISR ,stacks * ; Initialize C-variables * ; Fill zeros in
  3. 所属分类:Android

    • 发布日期:2012-04-17
    • 文件大小:6144
    • 提供者:hongwulu
  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu
  3. 所属分类:硬件开发

    • 发布日期:2012-04-18
    • 文件大小:3145728
    • 提供者:xiaosong89
  1. tms320f28335 中文数据手册

  2. tms320f28335 中文数据手册 1 TMS320F2833x,TMS320F2823x DSC .................................................................................. 10 1.1 特性.........................................................................................................
  3. 所属分类:其它

    • 发布日期:2012-11-16
    • 文件大小:2097152
    • 提供者:shanbravo
  1. tms320f28335 的中文数据手册

  2. 1 TMS320F2833x,TMS320F2823x DSC .................................................................................. 10 1.1 特性......................................................................................................................... 10
  3. 所属分类:其它

    • 发布日期:2012-11-16
    • 文件大小:2097152
    • 提供者:shanbravo
  1. ADF4350中文资料

  2. ADF4350结合外部环路滤波器和外部基准频率使用时,可实现小数N分频或整数N分频锁相环(PLL)频率合成器。 ADF4350具有一个集成电压控制振荡器(VCO),其基波输出频率范围为2200 MHz至4400 MHz。此外,利用1/2/4/8/16分频电路,用户可以产生低至137.5 MHz的RF输出频率。对于要求隔离的应用,RF输出级可以实现静音。静音功能既可以通过引脚控制,也可以通过软件控制。同时提供辅助RF输出,且不用时可以关断。 所有片内寄存器均通过简单的三线式接口进行控制。 该器件
  3. 所属分类:硬件开发

    • 发布日期:2013-02-23
    • 文件大小:793600
    • 提供者:mayi2013
  1. STM32 ADF4351

  2. 基于stm32做的ADF4351锁相环模块,频率范围35M—4.4G,程序控制,有十分详细的寄存器操作注释,可做本振源,参加今年电子大赛的同学要注意了!
  3. 所属分类:C

    • 发布日期:2015-08-07
    • 文件大小:3145728
    • 提供者:liranshabi
  1. 数据采集系统芯片ADuC812原理与应用

  2. 数据采集系统芯片ADuC812原理与应用 目录 第一章 ADuC812数据采集系统芯片总体结构 1.1 概述 1.1.1 一般说明 1.1.2 ADuC812特点 1.1.3 应用 1.1.4 引脚排列和引脚说明 1.1.5 ADuC812性能参数 1.2 ADuC812的基本工作原理 1.2.1 ADuC812的结构特点 1.2.2 ADuC812存储器组织 1.2.3 ADC电路 1.2.4 ADC的工作模式 1.2.5 控制DAC模块的特殊功能寄存器 1.2.6 非易失性闪速存储器 1.
  3. 所属分类:C

    • 发布日期:2009-03-19
    • 文件大小:4194304
    • 提供者:emythesky
  1. 射频锁相环型频率合成器的CMOS 实现

  2. 本论文实现了一个射频锁相环型频率合成器,它集成了压控振荡器、双模预分频器、鉴频鉴相器、电荷 泵、各种数字计数器、数字寄存器和控制电路以及与基带电路的串行接口
  3. 所属分类:专业指导

    • 发布日期:2009-04-15
    • 文件大小:88064
    • 提供者:qoo3qoo
  1. 完美时序.pdf

  2. 时钟是当今所有电子设备的基本构件。对于同步数字系统中的所有数据转换,都有一个控制寄存器的时钟。大多数系统使用晶体、频率时序发生器(FTG)或廉价的共鸣器,为同步系统产生精确的时钟脉冲。此外,时钟缓冲器用于复制多个时钟、倍频和分频,甚至可以在时间上提前或滞后时钟边沿。在过去几年,已经建立了很多时钟缓冲解决方案来解决当今的高速逻辑系统中亟待解决的很多难题。这些难题有:较高的工作频率和输出频率、从输入到输出的传送延时、引脚之间输出到输出的偏斜、周期差抖动和长期抖动、扩展频谱、输出驱动强度、I/O电压
  3. 所属分类:硬件开发

    • 发布日期:2019-07-26
    • 文件大小:4194304
    • 提供者:weixin_43198104
  1. HMC830_350M.rar

  2. 自己写的C8051F330控制锁相环HMC830出350M频率,HMC833和830其实一样的,寄存器也一样,用IO口模拟SPI时序。
  3. 所属分类:C

    • 发布日期:2019-09-11
    • 文件大小:30720
    • 提供者:weixin_43224238
  1. 锁相环PLL-电子技术基础知识

  2. PLL可以用来提供芯片时钟,是由PLLSTAT(PLL状态寄存器)来控制的,由第9位来控制,用来读出PLL的连接位。当第8位PLLE和第9位PLLC都为1时,PLL作为时钟源连接到处理器。当PLLC或PLLE为0时,PLL被旁路,处理器直接使用振荡器时钟。
  3. 所属分类:其它

    • 发布日期:2020-08-26
    • 文件大小:34816
    • 提供者:weixin_38618746
  1. 时钟单元寄存器

  2. 振荡器、锁相环、看门狗及处理器工作模式选择等控制电路的配置寄存器如表1所列。   表1   时钟、锁相环、看门狗以及低功耗模式寄存器   欢迎转载,信息来源维库电子市场网(www.dzsc.com)   来源:ks99
  3. 所属分类:其它

    • 发布日期:2020-11-13
    • 文件大小:89088
    • 提供者:weixin_38632825
  1. 锁相环控制寄存器

  2. 锁相环控制寄存器的具体功能参见图1和表1。   图1  锁相环控制寄存器(PLLCR)   表1 锁相环控制寄存器(PLLCR)功能定义   欢迎转载,信息来源维库电子市场网(www.dzsc.com)   来源:ks99
  3. 所属分类:其它

    • 发布日期:2020-11-13
    • 文件大小:66560
    • 提供者:weixin_38621386
  1. 单片机与DSP中的用AD9850激励的锁相环频率合成器

  2. 摘 要: 提出了一种DDS和PLL相结合的频率合成方案,介绍了DDS芯片AD9850的基本工作原理、性能特点及引脚功能,给出了以AD9850作为参考信号源的锁相环频率合成器实例,并对该频率合成器的硬件电路和软件编程进行了简要说明。关键词: DDS 锁相环 频率合成器 数据寄存器   以DDS(直接数字合成)激励的PLL(锁相环)频率合成器,是用DDS作为参考信号源,将DDS和PLL组合在一起的一种独特的频率合成器方案。它综合了DDS和PLL频率合成器的优点,具有极高的频率分辨率、极短的换
  3. 所属分类:其它

    • 发布日期:2020-12-08
    • 文件大小:174080
    • 提供者:weixin_38660295
« 12 »