注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. HDL硬件设计语言 Verilog HDL语言基础

  2. Verilog HDL语言基础 门级与结构建模 数据流建模 Verilog HDL语言基础 门级与结构建模 数据流建模 Verilog HDL语言基础 门级与结构建模 数据流建模

  3. 所属分类：专业指导

    • 发布日期：2009-11-21
    • 文件大小：1048576
    • 提供者：abmn03071468

  1. 16位源码乘法器的设计源码

  2. 本系统采用verilog硬件开发描述语言，从门级进行搭建十六位原码乘法器，并用modelsim仿真工具对其进行仿真。

  3. 所属分类：嵌入式

    • 发布日期：2009-12-28
    • 文件大小：31272
    • 提供者：guo66liang

  1. C++写的8位比较器 用门级建模

  2. 使用class定义了wire类型，能够传递延迟 还用class定义了and门，or门等 然后用门和线组成一个比较器。

  3. 所属分类：C++

    • 发布日期：2010-11-16
    • 文件大小：1048576
    • 提供者：haonongdehanwei

  1. c++ 计数器 门级建模

  2. 使用c++写的门级建模的计数器 定义了wire类，and门类，or门，d触发器等 再用这些门和线组成一个计数器

  3. 所属分类：C++

    • 发布日期：2010-11-16
    • 文件大小：962560
    • 提供者：haonongdehanwei

  1. 移位寄存器 门级建模 c++

  2. 使用wire class，and门class，D触发器class等 一个移位寄存器。数据如left iput，right input， clock，mode（左移还是右移）等从外部文件读入

  3. 所属分类：C++

    • 发布日期：2010-11-17
    • 文件大小：946176
    • 提供者：haonongdehanwei

  1. 采用MIPS内核的SoC门级时序仿真及功耗估计方法

  2. 技术论文,pdf格式。 本文在嵌入MIPS内核的HDTV解码soC芯片设计过程中。 采用MIPS的VMC仿真模型对soC系统进行了基于门级网表文件的软硬件协同的动态时序仿真

  3. 所属分类：硬件开发

  1. 如何使用Modelsim_SE_进行门级仿真

  2. 如何使用Modelsim_SE_进行门级仿真

  3. 所属分类：硬件开发

    • 发布日期：2013-04-13
    • 文件大小：535552
    • 提供者：dxchenhang

  1. Verilog_HDL模型（门级_RTL级_算法级_系统级）

  2. Verilog模型可以是实际电路不同级别的抽象。所谓不同的抽象级别，实际上是指同一个物理电路，可以在不同的层次上用Verilog语言来描述它，如果只从行为和功能的角度来描述某一电路模块，就称为行为模块；如果从电路结构的角度来描述该电路模块，就称为结构模块。抽象的级别和它们对应的模块类型常可以分为以下5种 (1) 系统级(system) //行为级 (2) 算法级(algorithmic) //行为级 (3) RTL级(RegisterTransferLevel): //行为级 (4) 门级(g

  3. 所属分类：硬件开发

    • 发布日期：2013-05-10
    • 文件大小：314368
    • 提供者：lhrace11

  1. 4Bit超前进位加法器门级电路设计与仿真

  2. 采用门级电路实现4位超前进位加法器，文档含有门级电路图设计，代码以及仿真截图

  3. 所属分类：其它

    • 发布日期：2017-11-05
    • 文件大小：150528
    • 提供者：qq_32239761

  1. 详解门级组合电路和时序电路自动测试向量生成技术.pdf

  2. 集成电路的飞速发展使得测试的难度不断增加 ,而 A TPG技术在测试向量产生方面具有重要的意义 ,本文 对该技术的发展及其所采用的方法进行了系统地介绍和分析. 针对门级的组合电路和时序电路的 A TPG方法具有 许多相似之处 ,但也同时存在各自的特点 ,在文中 ,对这两类电路的方法进行了仔细的比较、区分。

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：303104
    • 提供者：weixin_39840650

  1. 门级电路仿真

  2. 非常好用的用于门级电路仿真的文档资料,非常齐全

  3. 所属分类：嵌入式

    • 发布日期：2013-01-02
    • 文件大小：179200
    • 提供者：whusjtuzbf

  1. IGBT-门级驱动电路设计

  2. 文章对IGBT-门级驱动电路设计的设计方法进行了说明，对于从事电机控制的朋友有一定的借鉴作用

  3. 所属分类：硬件开发

    • 发布日期：2012-12-01
    • 文件大小：461824
    • 提供者：lmf3658

  1. Infineon-EiceDRIVER_Gate_Driver_ICs-ProductSelectionGuide门级驱动芯片选型指南.pdf

  2. Infineon-EiceDRIVER_Gate_Driver_ICs-ProductSelectionGuide门级驱动芯片选型指南.pdf

  3. 所属分类：制造

    • 发布日期：2020-08-23
    • 文件大小：7340032
    • 提供者：qq_32944983

  1. 千万门级模块鱼骨型时钟网络的实现

  2. 在芯片规模越来越大的背景下，针对千万门级以上规模芯片模块，提出一种基于单鱼骨型时钟网络的改进型时钟结构，并给出在后端设计过程中基于EDA工具的具体实现方法。该时钟结构兼具鱼骨型时钟结构的特点，相较于自动化不定型时钟树，具备较低的时钟延迟、时钟漂移、片上误差和动态功耗。以规模2 600万门的28 nm芯片模块（工程代号YCU-AM）为例进行实现过程阐述，实验结果表明，该型时钟结构较不定型时钟树使模块整体功耗降低约5%。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：519168
    • 提供者：weixin_38559346

  1. 千万门级模块鱼骨型时钟网络的实现

  2. 在芯片规模越来越大的背景下，针对千万门级以上规模芯片模块，提出一种基于单鱼骨型时钟网络的改进型时钟结构，并给出在后端设计过程中基于EDA工具的具体实现方法。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：525312
    • 提供者：weixin_38516190

  1. 日立通信支持2000万栅门级SoC的FPGA模板

  2. 日立信息通信工程公司在基于FPGA的面向SoC的模板“LogicBench”系列中增加了配备美国赛灵思最新FPGA“Virtex-5”的产品。可以相当于现有系列3～4倍的高速度进行2000万栅门级SoC的系统验证。2007年8月开始销售。   　　Virtex-5 LogicBench 4FPGA model主板为高密度的40层印刷电路板。数据引自日立信息通信工程公司 　　此次新开发的模块分为2款：配备4个“Virtex-5”的“Virtex-5 LogicBench 4FPGA mode

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：36864
    • 提供者：weixin_38628429

  1. Moores-Mod:一个Minecraft mod，允许从逻辑门级创建精确到实际生活的CPU。我四年制硕士论文的一部分-源码

  2. 摩尔模 一个Minecraft mod，允许从逻辑门级创建精确到实际生活的CPU。我四年制硕士论文的一部分。

  3. 所属分类：其它

    • 发布日期：2021-03-22
    • 文件大小：163840
    • 提供者：weixin_42181319

  1. 面向门级网表的VLSI三模冗余加固设计

  2. 面向门级网表的VLSI三模冗余加固设计

  3. 所属分类：其它

    • 发布日期：2021-03-10
    • 文件大小：698368
    • 提供者：weixin_38637580

  1. 多核处理器的架构级和门级相结合的APower模型

  2. 低功耗已成为关键多核处理器的因素。 作为多核处理器设计复杂度增加，多核功耗估算处理器已变得越来越重要。 本文提出了一个建筑级和门级相结合的新功率模型多核处理器的级别。 模型映射多核处理器，以构建模块和估算的组合使用参数化的RTL，这些模块的门级功率。 然后，以查询的形式生成功率号表，并集成在体系结构模拟器中。 这实验表明，对于峰值功率估计， 达到了精度，仿真性能达到了与门级相比大大提高。

  3. 所属分类：其它

    • 发布日期：2021-03-09
    • 文件大小：231424
    • 提供者：weixin_38652196

  1. 基于差错概率传播模型的门级电路可靠度计算

  2. 提出了一种差错概率传播模型，该方法首先将逻辑门的差错概率加载到连接导线上进行计算，再逐个计算逻辑门的正确输出概率，最后计算得到整个电路的可靠度．与传统概率转移矩阵方法比较，所提出的改进方法有效地减小了时间和空间复杂度，能适用于大规模电路的可靠性评估．

  3. 所属分类：其它

    • 发布日期：2021-02-26
    • 文件大小：258048
    • 提供者：weixin_38739101
« 12 3 4 5 6 7 8 9 10 ... 48 »