您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. ZLG公司ESD防静电设计内部资料

  2. 本文首先分析了ESD器件的原理,然后叙述了如何选型,最后给出了大量ESD保护器件的应用方案。
  3. 所属分类:专业指导

    • 发布日期:2009-07-23
    • 文件大小:1048576
    • 提供者:abbeykwan
  1. ESD防护电路

  2. ZLG公司_ESD防静电设计_内部培训资料 常用串口、USB端口ESD防护设计
  3. 所属分类:硬件开发

    • 发布日期:2012-03-21
    • 文件大小:1048576
    • 提供者:goldenwingz
  1. ESD防静电设计

  2. ESD防静电设计的经典材料,值得搞硬件设计人员学习。
  3. 所属分类:硬件开发

    • 发布日期:2012-04-17
    • 文件大小:1048576
    • 提供者:wslabc
  1. 电子产品防静电放电控制大纲

  2. 介绍电子产品防静电设计国家军用标准,主要内容为静电检测方法。
  3. 所属分类:制造

    • 发布日期:2012-06-14
    • 文件大小:671744
    • 提供者:jeekle
  1. 静电放电防护设计规范和指南

  2. 静电放电防护设计规范和指南 第一章 概述 2 1.1静电和静电放电 2 1.2 静电放电的特点 3 1.3静电放电的类型 3 第二章 静电放电模型 4 2.1人体带电模型 4 2.2 场增强模型(人体-金属模型) 4 2.3 带电器件模型 5 第三章 静电放电的危害 5 3.1 ESD造成元器件失效 5 3.2 ESD引起信息出错,导致设备故障 5 3.3 高压静电吸附尘埃微粒 6 第四章 ESD防护设计指南 6 4.1 设备的ESD防护设计要求 6 4.2 PCB的ESD防护设计要求 7 4
  3. 所属分类:硬件开发

    • 发布日期:2012-08-14
    • 文件大小:5242880
    • 提供者:fishalex2008
  1. ZLG公司_ESD防静电设计_内部培训资料

  2. ZLG公司_ESD防静电设计_内部培训资料.pdf
  3. 所属分类:硬件开发

    • 发布日期:2012-08-25
    • 文件大小:1048576
    • 提供者:qzqsan
  1. PCB防静电丝印

  2. PCB防静电丝印,可以直接用于PCB丝印设计,文件格式:*.Pcb
  3. 所属分类:硬件开发

    • 发布日期:2014-03-24
    • 文件大小:163840
    • 提供者:puppy520145
  1. 如何在设计PCB时增强防静电ESD功能.pdf

  2. 通关在PCB设计环节的优化增强板子的防静电ESD功能,此举旨在源头上解决部分部分问题。
  3. 所属分类:硬件开发

    • 发布日期:2019-07-16
    • 文件大小:78848
    • 提供者:qq_29565423
  1. 3.3V防静电的ESD有哪些?

  2. 雷卯展示全系列 3.3v 防静电保护ESD: 随着IC设计趋于弱电化,额定工作电压在3.3V的IC越来越多。电压小的IC好处多,比如:1.省电。2,发热小。 5V的ESD难以对3.3V时工作的IC起到保护作用。大陆能够做3.3V的ESD厂家很少,能够把性能做好的更好,这给了雷卯一个非常好市场推广机会。 雷卯的3.3V ESD型号全,封装形式多样,漏电流可以做到小于1UA,4.3V典型值,浪涌可达10A,电容可做到0.4PF。
  3. 所属分类:电子政务

    • 发布日期:2015-09-09
    • 文件大小:183296
    • 提供者:leiditech
  1. 防静电的作用和意义

  2. DMOS ID采取了静电保护设计,可虽然以明显的提高抗ESD水平,但大多数也只能达到2000-4000V,而在实际环境中产生的静电电压则可能达到上万伏(如第1章的表1.4和表1.6。因此,没有防护的元器件很容易受到静电损伤。而且随着元器件尺寸的越来减小,这种损伤就会越来越多。所以我们说,绝大多数元器件是静电敏感器件,需要在制造、运输和使用过程中采取防静电保护措施。表2.1列出了一些没有静电保护设计器件的静电放电敏感度。
  3. 所属分类:制造

    • 发布日期:2012-11-03
    • 文件大小:28672
    • 提供者:austinwf
  1. 如何在设计PCB时增强防静电功能

  2.  在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。
  3. 所属分类:其它

    • 发布日期:2020-07-23
    • 文件大小:62464
    • 提供者:weixin_38557935
  1. PCB设计中的防静电放电方法

  2. 在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。
  3. 所属分类:其它

    • 发布日期:2020-07-20
    • 文件大小:77824
    • 提供者:weixin_38605801
  1. PCB如何增强防静电的ESD功能

  2. 在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。以下是一些常见的防范措施。
  3. 所属分类:其它

    • 发布日期:2020-07-27
    • 文件大小:54272
    • 提供者:weixin_38666208
  1. 如何在PCB设计中增强防静电ESD功能

  2. 在PCB设计中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。
  3. 所属分类:其它

    • 发布日期:2020-08-01
    • 文件大小:62464
    • 提供者:weixin_38586279
  1. 在设计PCB时如何增强防静电的ESD功能

  2. 在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。
  3. 所属分类:其它

    • 发布日期:2020-08-14
    • 文件大小:64512
    • 提供者:weixin_38693476
  1. 电路设计中如何防静电放电?

  2. 通过简单模型的形式解释说明了在电路设计中如何防静电放电的方案
  3. 所属分类:其它

    • 发布日期:2020-08-08
    • 文件大小:133120
    • 提供者:weixin_38629801
  1. 如何在设计PCB时增强防静电ESD功能

  2. 在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。
  3. 所属分类:其它

    • 发布日期:2020-08-27
    • 文件大小:62464
    • 提供者:weixin_38742571
  1. 如何在设计PCB时增强防静电ESD功能

  2. 在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。
  3. 所属分类:其它

    • 发布日期:2020-10-18
    • 文件大小:62464
    • 提供者:weixin_38524139
  1. 元器件应用中的MOS 集成电路防静电预防方法

  2. 以金属-氧化物-半导体(MOS)场效应晶体管为主要元件构成的集成电路简称MOSIC 。1964年研究出绝缘栅场效应晶体管。直到1968年解决了MOS器件的稳定性,MOSIC得到迅速发展。与双极型集成电路相比,MOSIC具有以下优点:①制造结构简单,隔离方便。②电路尺寸小、功耗低适于高密度集成。③MOS管为双向器件,设计灵活性高。④具有动态工作独特的能力。⑤温度特性好。其缺点是速度较低、驱动能力较弱。一般认为MOS集成电路功耗低、集成度高,宜用作数字集成电路;双极型集成电路则适用作高速数字和模拟电
  3. 所属分类:其它

    • 发布日期:2020-11-11
    • 文件大小:79872
    • 提供者:weixin_38658982
  1. PCB技术中的如何在设计PCB时增强防静电ESD功能

  2. 在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。   来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多
  3. 所属分类:其它

    • 发布日期:2020-11-10
    • 文件大小:63488
    • 提供者:weixin_38710524
« 12 3 4 5 6 7 »