注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 降低FPGA功耗的设计技巧

  2. 降低FPGA功耗的设计技巧，很好地学习资料，你值得一看！

  3. 所属分类：硬件开发

    • 发布日期：2013-06-02
    • 文件大小：181248
    • 提供者：u010882690

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16777216
    • 提供者：qq_30307853

  1. 降低FPGA功耗的设计技巧和ISE功能分析工具

  2. 新一代FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢?很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等

  3. 所属分类：硬件开发

    • 发布日期：2012-11-01
    • 文件大小：28672
    • 提供者：rainxin0417

  1. 浅谈降低功耗的设计技巧

  2. 新一代 FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：99328
    • 提供者：weixin_38718262

  1. 降低FPGA功耗的设计技巧

  2. 新一代 FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：101376
    • 提供者：weixin_38723105

  1. 基于FPGA实现的低功耗设计

  2. 利用FPGA的结构来降低功耗还有赖于所使用的软件工具。用户可以从众多综合工具经销商那里进行选择，那些能够使用专用模块电路并智能地设计逻辑功能的综合工具，将有助于用户降低动态功耗。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：95232
    • 提供者：weixin_38738506

  1. 降低功耗的设计技巧讲解

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗，新一代 FPGA的速度变得越来越快,密度变得越来越高,逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗,这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：100352
    • 提供者：weixin_38590775

  1. 降低FPGA功耗的设计

  2. XPower直接集成在 ISE 软件中，可提供层次化的详细的功耗显示、详细的总结报告和功耗向导，即使是新用户也可轻易上手。XPower 可接受仿真的设计活动数据，并可以 GUI 模式和批处理模式运行。

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：96256
    • 提供者：weixin_38750861

  1. DSP中的一种图像处理应用平台的设计和实现

  2. 1、引言 　　随着数字化技术不断发展和完善，数字图像处理技术已广泛应用于工业、军事、生物医疗、电信等领域。实际应用中能够运行复杂灵活的图像处理算法和大数据量的数据传输处理能力成为图像处理平台稳定运行的前提，而系统实时性、体积、功耗等因素也至关重要。传统数字图像处理平台大多采用通用PC机、高速图像采集卡和基于VC++的软件平台来实现，但很难满足当前对系统体积、功耗和实时性要求。因此这里提出的基于DSP和FPGA的通用图像处理平台，充分发挥DSP运算速度快、寻址方式灵活的优点，更好地提高图像处理系统

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：114688
    • 提供者：weixin_38584642

  1. 一种低功耗FPGA技术的设计和实现

  2. 一、前言 　　现在，有许多单片机应用领域，都是用电池供电，节能成为设计工程师普遍关心的问题。希望大家就这方面展开讨论。以下提供一些讨论的方向： 　　1、如何降低系统功耗？（软件？硬件？） 　　2、各位在这方面有何经验教训？（可以拿出来与大家分享） 　　3、各种芯片的功耗比较？ 　　4、SLEEP模式应用的注意事项？ 　　5、一些新型的节能器件的介绍？ 　　6、其它与低功耗设计相关的话题？…… 　　FPGA在各种电路设计中广泛应用，如何对FPGA系统进行低功耗优化成为一个重要的现实问题。从最早的F

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：168960
    • 提供者：weixin_38697471

  1. 浅谈降低功耗的设计技巧

  2. 新一代FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：102400
    • 提供者：weixin_38529239

  1. EDA/PLD中的降低FPGA设计的功耗是一种协调和平衡艺术

  2. FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。 　　目前许多终端市场对可编程逻辑器件设计的低功耗要求越来越苛刻。工程师们在设计如路由器、交换机、基站及存储服务器等通信产品时，需要密度更大、性能更好的FPGA，但满足功耗要求已成为非常紧迫的任务。而在消费电子领域，OEM希望采用FPGA的设计能够实现与ASIC相匹敌的低功

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：101376
    • 提供者：weixin_38516380

  1. EDA/PLD中的降低FPGA功耗的设计技巧和ISE功能分析工具

  2. 新一代FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。       为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。       功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。这三个变量中的每个变量均在您的某种控制之下。

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：117760
    • 提供者：weixin_38649356

  1. 降低功耗的设计技巧

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗 　　新一代FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。 　　为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。 　　功耗包含两个因素：动态功耗和静态功耗。 　　动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：138240
    • 提供者：weixin_38745648

  1. EDA/PLD中的降低FPGA功耗的设计

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗 　　 　　 新一代 FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。 　　 　　为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。　　 　　功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于  频率、电压和

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：105472
    • 提供者：weixin_38707356

  1. 优化FPGA功耗的设计和实现

  2. 为设计寻找“完美”FPGA 的重要性日渐升级，其中功耗已成为主要考虑因素。功耗管理在大部分应用中都非常关键。某些标准已为单卡或者单个系统设定了功耗上限。鉴于此，设计人员必须在设计过程中更早地对功耗问题加以考虑，一般来说应该从选择 FPGA 开始。减少 FPGA 的功耗可以降低供电电压，简化电源设计和散热管理，降低对电源分配面的要求，从而简化电路板设计。低功耗还可以延长电池寿命，提高系统的可靠性（运行温度较低的系统寿命更长）。功耗挑战伴随每一代工艺技术的问世，晶体管的尺寸可依照摩尔定律不断缩小。但

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：390144
    • 提供者：weixin_38656064

  1. 基于MAX1951实现Stratix II FPGA系统供电的设计方案

  2. MAX1951是MAXIM公司的一款高效的DC-DC电源转换芯片，主要用于DSP、FPGA、ASIC的内核及I/O口供电。其高达94%的转换效率、8脚的SOP表贴封装及连续工作时956mW的低功耗使其特别适合于便捷式电子设备的应用。MAX1951的输入电压范围为2.6～5.5V，输出电压范围为0.8V～Vin（可调输出），输出电流可达2A，   可达1%，开关频率为1MHz，输出效率达94%，且内含过载及过热保护电路。　　基于MAX1951的诸多特点，本文给出了采用该器件为StraTIxIIFP

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：121856
    • 提供者：weixin_38655347

  1. 降低FPGA功耗的设计技巧和ISE功能分析工具

  2. 新一代FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。       为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。       功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。这三个变量中的每个变量均在您的某种控制之下。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：115712
    • 提供者：weixin_38590309

  1. 降低FPGA功耗的设计

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗 　　 　　 新一代 FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。 　　 　　为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。　　 　　功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于  频率、电压和

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：119808
    • 提供者：weixin_38645208

  1. 降低FPGA设计的功耗是一种协调和平衡艺术

  2. FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。 　　目前许多终端市场对可编程逻辑器件设计的低功耗要求越来越苛刻。工程师们在设计如路由器、交换机、基站及存储服务器等通信产品时，需要密度更大、性能更好的FPGA，但满足功耗要求已成为非常紧迫的任务。而在消费电子领域，OEM希望采用FPGA的设计能够实现与ASIC相匹敌的低功

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：100352
    • 提供者：weixin_38691742
« 12 3 4 5 6 7 8 9 10 »