介绍了针对各种沟槽介电常数，宽度和深度的高压SOI沟槽LDMOS的设计方法。 首次提出了一种通用的高效设计方法，其中考虑了击穿电压（BV）与特定导通电阻（Rs，on）之间的权衡。 高k（相对介电常数）电介质适合填充浅而宽的沟槽，而低k电介质则适合填充深而窄的沟槽。 还讨论了在漂移区中具有真空沟槽的SOI LDMOS。 仿真结果表明，由于填充了低k电介质的沟槽缩短了单元间距，因此可以实现高FOM BV2 / R s on。