注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 单片机应用技术选编（7）

  2. 内容简介 　　 《单片机应用技术选编》(7) 选编了1998年国内50种科技期刊中有关单片机开发应用的文 章共510篇，其中全文编入的有113篇，摘要编入的397篇。全书共分八章，即单片机综合 应用技术；智能仪表与测试技术；网络、通信与数据传输；可靠性与抗干扰技术；控制系统 与功率接口技术；电源技术；实用设计；文章摘要。 　　 本书具有重要实用价值，书中介绍的新技术、新器件以及单片机应用系统的软、硬件资 料有助于减少产品研制过程中的重复性劳动，提高单片机应用技术水平，是从事单片机应用 开发技

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：13631488
    • 提供者：zgraeae

  1. 基于DDR2SDRAM的高速大容量异步FIFO的设计与实现

  2. 基于DDR2SDRAM的高速大容量异步FIFO的设计与实现

  3. 所属分类：专业指导

    • 发布日期：2010-06-28
    • 文件大小：118784
    • 提供者：yk00110011

  1. 基于DDR2 SDRAM的高速大容量异步FIFO的设计与实现

  2. 为了解决高速实时系统中海量数据的缓存问题，提出了一种基于DDR2 SDRAM的高速大容量异步FIFO的设计方案。

  3. 所属分类：其它

    • 发布日期：2011-06-21
    • 文件大小：366592
    • 提供者：sophy688

  1. Altera FIFO开发资料

  2. altera_ug_fifo.pdf audio_dac_fifo.rar FIFO中文应用笔记.pdf FIFO基础知识.doc FPGASoPC软硬件协同设计纵横谈.pdf FPGA的VGA视频输出工程文件// freedev_vga FPGA的VGA视频输出工程文件.rar FreeDev FPGA音频开发环境和平台构建.pdf Nios系统基础上的UItra DMA数据传输模式.doc SD_Card_Audio// Audio_DAC_FIFO_altera的ip核 DE2_SD_C

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：12582912
    • 提供者：originator

  1. 基于FPGA和USB的AMI曼彻斯特解码系统研究与实现_许京涛.caj

  2. 针对石油测井数据采集卡的缺陷，研究了基于 FPGA 和 USB 的高速实时 数据采集卡。在高速实时数据采集卡设计思想基础上，提出可行性分析及设计方案， 分别对基于 SDRAM 与异步 FIFO 构成的乒乓缓存单元和基于 FPGA 与 USB 接口控 制器进行了详细的设计。进一步设计了高速实时数据采集卡的硬件电路，包括预处 理模块设计、AD 转换模块设计、乒乓缓存单元模块设计、USB 通信模块设计和电 源与复位模块设计，并对其进行了具体实现。

  3. 所属分类：其它

    • 发布日期：2019-05-21
    • 文件大小：5242880
    • 提供者：lixiaohu25

  1. 基于FT2232H的高速数据采集系统设计

  2. 本系统采用FTDI公司第五代USB2.0接口芯片FT2232H,利用其异步FIFO接口与STM32F103的FSMC接口相互传输数据，使用LabView设计上位机界面，调用其提供的动态链接库DLL和MCU固件库,可快速实现高速接口的数据传输。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：91136
    • 提供者：weixin_38654589

  1. 基于FPGA+DSP的雷达高速数据采集系统的实现

  2. 激光雷达的发射波及回波信号经光电器件转换形成的电信号具有脉宽窄，幅度低，背景噪声大等特点，对其进行低速数据采集存在数据精度不高等问题。同时，A/D转换器与数字信号处理器直接连接会导致数据传输不及时，影响系统可靠性、实时性。针对激光雷达回拨信号，提出基于FPGA与DSP的高速数据采集系统，利用FPGA内部的异步FIFO和DCM实现A/D转换器与DSP的高速外部存储接口（EMIF）之间的数据传输。介绍了ADC外围电路、工作时序以及DSP的EMIF的设置参数，并对异步FIFO数据读写进行仿真，结合硬件

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：318464
    • 提供者：weixin_38706531

  1. 高速异步FIFO的设计与实现

  2. 本文根据实际工作的需要．给出了一种利用片内RAM构造FIFO器件的设计，重点强调了设计有效．可靠的握手信号FULL和EMPTY的方法。并在LATTICE公司的FPGA芯片LFXP2-5E上实现。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：142336
    • 提供者：weixin_38554781

  1. 基于FPGA与DSP的雷达高速数据采集系统

  2. 激光雷达的发射波及回波信号经光电器件转换形成的电信号具有脉宽窄，幅度低，背景噪声大等特点，对其进行低速数据采集存在数据精度不高等问题。同时，A／D转换器与数字信号处理器直接连接会导致数据传输不及时，影响系统可靠性、实时性。针对激光雷达回拨信号，提出基于FPGA与DSP的高速数据采集系统，利用FPGA内部的异步FIFO和DCM实现A／D转换器与DSP的高速外部存储接口(EMIF)之间的数据传输。介绍了ADC外围电路、工作时序以及DSP的EMIF的设置参数，并对异步FIFO数据读写进行仿真，结合硬件

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：190464
    • 提供者：weixin_38713099

  1. 基于激光告警系统的异步FIFO设计和实现

  2. 激光技术经过几十年的发展，激光武器已从理论走向实践。激光武器的大量出现带来了日益严峻的威胁，激光告警设备对激光来袭的探测与预报是激光对抗的基本手段。如何从复杂的环境下探测判断激光来袭信号是告警系统面临的首要任务。随着数字技术的发展，处理速度的不断提高，采用数字技术如FPGA等来处理告警信号成为可能。本文采用Verilog HDL语言设计了一种异步FIFO（时钟周期和相位相互独立），它不仅提供数据缓冲，而且能够实现不同时钟域间的转换等功能。 　　1 激光告警接收系统的数据采样和处理 　　对于高速在

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：274432
    • 提供者：weixin_38574132

  1. 基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计

  2. 为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求，通过研究FIFO的基本工作原理，利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器（MIG）实现FPGA与DDR2的存储器接口，并结合片上FIFO和相应的控制模块完成FIFO的基本框架结构。详细介绍了各个组成模块的功能和原理，并设计了专门的测试模块。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：249856
    • 提供者：weixin_38750761

  1. 嵌入式实时图像处理系统中SDRAM控制器的实现

  2. 嵌入式实时图像处理系统中SDRAM控制器的实现,介绍一种用于嵌入式实时图像处理系统的SDRAM控制器的实现方案。根据实时系统对数据传输速率及连续性的要求，将SDRAM配置为全页突发操作模式，并采用异步FIFO作为FPGA与SDRAM间的数据缓冲器。为配合SDRAM的全页操作模式，并充分利用其高速读写性能，将FIFO设计为基于乒乓操作的流水线结构，实现了数据的无缝缓存。将该方案用于实时红外热成像系统，经实验结果表明，该SDRAM控制器执行效率高，占用资源少，可移植性强。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：757760
    • 提供者：weixin_38689027

  1. 嵌入式系统/ARM技术中的嵌入式实时图像处理系统中SDRAM控制器的实现

  2. 0 引 言 　　SDRAM作为大容量、高速度、低价格、低功耗的存储器件，在嵌入式实时图像处理系统中具有很高的应用价值，但其控制机制复杂，因此需要设计控制器，以简化系统对SDRAM的访问。虽然目前许多微处理器及DSP都提供了与SDRAM的直接接口，但这种通用控制器的执行效率很低，难以满足实时系统对速度的要求。鉴于此，介绍一种基于FPGA设计而实现高效SDRAM控制器的方案。结合实际系统，该方案将SDRAM配置为全页突发模式，并采用异步FIFO作为FPGA与SDRAM间的数据缓冲器。分析表明，全页

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：258048
    • 提供者：weixin_38500664

  1. EDA/PLD中的基于FPGA的正码速调整的设计与实现

  2. 摘要：本文提出了基于FPGA正码速调整的设计方案，采用格雷码对地址编码的异步FIFO设计，并利用MAXPLUSⅡ进行编译和仿真。结果表明，设计方法切实可行。 　　1 引言 　　在时分制数字通信系统中，为了扩大传输容量和提高传输效率，常常利用复接技术将 若干个低速数字信号合并成一个高速数字信号流，以便在高速宽带信道中传输。数字复接 器是把两个或两个以上的支路，按时分复用方式合并成一个单一的高次群数字信号设备， 其中包含码速调整结构。 　　码速调整就是把速率不同的各支路信号，调整成与复接设备定

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：186368
    • 提供者：weixin_38667581

  1. RFID技术中的高速异步FIFO的设计与实现

  2. 摘要：本文主要研究了用FPGA芯片实现异步FIFO的一种方法。通过对FPGA芯片内部EBRSRAM的深入研究．提出了一种利用格雷码对地址进行编码的异步FIFO设计方案。实践证明．增加了系统可靠性和应用灵活性。 　　引言 　　现代集成电路芯片中，随着设计规模的不断扩大．一个系统中往往含有数个时钟。多时钟带来的一个问题就是，如何设计异步时钟之间的接口电路。异步FIFO(First In First Out)是解决这个问题的一种简便、快捷的解决方案。使用异步FIFO可以在两个不同时钟系统之间快速而

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：202752
    • 提供者：weixin_38572979

  1. 通信与网络中的SDH中E1／VC-12异步映射的设计与实现

  2. 摘要：分析了同步数字体系中2．048Mlaps支路信号E1异步映射进VC一12 的过程，并根据正/零/负码速调整原理确定了缓冲存储器的容量和正负码速调整的判定门限。通过对异步FIFO读控制实现了此异步映射过程的正／零／负码速调整。同时，为了在异步时钟域之间可靠地传递数据，采用格雷码实现读时钟域对写指针的采样。该设计通过了功能仿真、综合及FPGA验证。 　　SDH(Synchronous Digital Hierarchy，同步数字体系)是一种有机地接合了高速大容量光纤传输技术和智能网技术的新

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：432128
    • 提供者：weixin_38650516

  1. 基于DDR3 SDRAM的大容量异步FIFO缓存系统的设计与实现

  2. 本设计以对大量实时采集数据进行缓存为背景，硬件采用Micron公司的1GB SODIMM DDR3 和Kintex-7系列FPGA的片上FIFO，软件通过研究DDR3的基本工作原理编写用户接口模块，同时结合片上FIFO的控制模块完成异步FIFO缓存系统的设计，通过改变异步FIFO的读写时钟就可以实现数据的跨时钟域传输。该设计通过VivadoChipscope进行调试和检测，测试显示：基于DDR3 SDRAM的FIFO实现了最高480M的数据传输率，64~512位的总线宽度，容量最大为1 GB，说

  3. 所属分类：其它

    • 发布日期：2021-01-26
    • 文件大小：1048576
    • 提供者：weixin_38704156

  1. 基于FPGA的正码速调整的设计与实现

  2. 摘要：本文提出了基于FPGA正码速调整的设计方案，采用格雷码对地址编码的异步FIFO设计，并利用MAXPLUSⅡ进行编译和仿真。结果表明，设计方法切实可行。 　　1 引言 　　在时分制数字通信系统中，为了扩大传输容量和提高传输效率，常常利用复接技术将 若干个低速数字信号合并成一个高速数字信号流，以便在高速宽带信道中传输。数字复接 器是把两个或两个以上的支路，按时分复用方式合并成一个单一的高次群数字信号设备， 其中包含码速调整结构。 　　码速调整就是把速率不同的各支路信号，调整成与复接设备定

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：227328
    • 提供者：weixin_38752282

  1. 一种基于ASIC的高速异步FIFO设计

  2. 在现代集成电路设计中,随着集成度的不断提升，常常会遇到数据缓存与不同时钟域之间数据传递的问题，在不同系统间如不能设计出有效的接口单元，将会产生数据传输过程中的复写、丢失和无效数据的读入等错误，同时亚稳态现象也会出现在不同时钟域之间的数据传递过程中。此时，如何实现数据高速有效的传输并克服跨时钟域间数据传递时的亚稳态成为一个关键点问题。由于异步FIFO（First In First Out）能够有效解决不同传输速度和不同时钟域之间数据传递的问题，异步FIFO在实际电路中得到广泛的运用。本文介绍一种基

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：53248
    • 提供者：weixin_38685832

  1. 高速异步FIFO的设计与实现

  2. 摘要：本文主要研究了用FPGA芯片实现异步FIFO的一种方法。通过对FPGA芯片内部EBRSRAM的深入研究．提出了一种利用格雷码对地址进行编码的异步FIFO设计方案。实践证明．增加了系统可靠性和应用灵活性。 　　引言 　　现代集成电路芯片中，随着设计规模的不断扩大．一个系统中往往含有数个时钟。多时钟带来的一个问题就是，如何设计异步时钟之间的接口电路。异步FIFO(First In First Out)是解决这个问题的一种简便、快捷的解决方案。使用异步FIFO可以在两个不同时钟系统之间快速而

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：267264
    • 提供者：weixin_38607864
« 12 »