注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 详解：2.5Gbps收发器中1∶2解复用电路的设计

  2. 本文根据2.5Gbps高速串行收发器的工作实际，为降低后续电路设计难度，采用工作速率较高的电流模式逻辑(CurrentModeLogic，CML)设计了双环时钟数据恢复电路中的前端1：2解复用电路，采用SMIC0.18um模拟混合信号工艺实现并基于SpectraVerilog进行数模混合仿真，结果显示电路可以正常工作，符合预期要求。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：82944
    • 提供者：weixin_38517122

  1. 2.5 Gbps收发器中1∶2解复用电路的设计

  2. 本文根据2.5Gbps高速串行收发器的工作实际，为降低后续电路设计难度，采用工作速率较高的电流模式逻辑(Current Mode Logic，CML)设计了双环时钟数据恢复电路中的前端1：2解复用电路，采用SMIC 0.18 um模拟混合信号工艺实现并基于SpectraVerilog进行数模混合仿真，结果显示电路可以正常工作，符合预期要求。

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：194560
    • 提供者：weixin_38557768

  1. 通信与网络中的2.5 Gbps收发器中1∶2解复用电路的设计

  2. 高速通信系统已经在世界范 围内进入大规模建设阶段，大量的信息交互促进了通信和计算机技术的迅猛发展，高速干线系统作为信息高速公路的主干，研究设计其所采用的高速芯片势在必行。数据的传输方式，由于并行信号彼此之间的耦合与串扰限制了其工作速度和传输距离，而串行方式节约传输媒介，降低了系统互连的复杂性，传输速率更高、距离更远，已在芯片之间、处理器与外设之间、高速硬盘接口、背板连接等领域广泛应用。 　　为了克服时钟的最大翻转频率受到工艺限制的缺点，简化电路设计的复杂度以及时钟分布的难度，实现更高的速率，同

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：211968
    • 提供者：weixin_38502762

  1. 高速收发器中解复用电路的设计

  2. 随着人们对网络通信技术的要求不断提高，大容量、远距离的数据传输应用越来越广。在高速数字通信系统中，为节省硬件开销一般采用串行方式传输数据，在接收端将高速信号重新恢复成原来的多路低速信号的过程称为“解复用”，实现该功能的电路即解复用电路，其已经成为接收器中的关键电路之一[1-2]。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：228352
    • 提供者：weixin_38500090

  1. 高速收发器中解复用电路的设计

  2. 采用SMIC 0.18μm CMOS工艺,设计了高速收发器中双模1:8/1:10解复用电路。解复用电路采用半速率结构,基于电流模式逻辑完成对2.5 Gb/s差分数据1:2解复用电路;基于交替反相的锁存器和反馈逻辑完成双模4/5时钟分频和占空比调节;通过适当的相位控制实现了由相位控制链、交替存储链和同步输出链构成的1:4/1:5模式可选的数字CMOS解复用电路;1:2与1:4/1:5解复用级联完成1:8/1:10串并转换。采用数模混合仿真方法对电路进行仿真,结果表明该电路能可靠工作。

  3. 所属分类：其它

    • 发布日期：2021-03-24
    • 文件大小：3145728
    • 提供者：weixin_38704857

  1. 2.5 Gbps收发器中1∶2解复用电路的设计

  2. 高速通信系统已经在世界范 围内进入大规模建设阶段，大量的信息交互促进了通信和计算机技术的迅猛发展，高速干线系统作为信息高速公路的主干，研究设计其所采用的高速芯片势在必行。数据的传输方式，由于并行信号彼此之间的耦合与串扰限制了其工作速度和传输距离，而串行方式节约传输媒介，降低了系统互连的复杂性，传输速率更高、距离更远，已在芯片之间、处理器与外设之间、高速硬盘接口、背板连接等领域广泛应用。 　　为了克服时钟的翻转频率受到工艺限制的缺点，简化电路设计的复杂度以及时钟分布的难度，实现更高的速率，同时尽

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：194560
    • 提供者：weixin_38683930