注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 设计最优化的时钟电路

  2. 高速数字电路设计超越了简单的“1”与“0”的世界而进入模拟电路领域，避免传输线效应造成的系统故障是设计师们必须认真解决的问题。本文的目的是通过对49FCT3807与SDRAM的一驱一和一驱二时钟电路的SI（信号完整性）分析和参数的优化举例，使硬件设计工程师和PCB设计工程师了解在设计时需要考虑和注意之处。希望能够抛砖引玉。

  3. 所属分类：专业指导

    • 发布日期：2009-08-20
    • 文件大小：323584
    • 提供者：rikky5210

  1. 高速PCB设计指南.pdf

  2. 随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50% 的设计的时钟频率超过50MHz，将近20% 的设计主频超过120MHz。　　 当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。 本文档内容均来自网

  3. 所属分类：专业指导

    • 发布日期：2009-11-05
    • 文件大小：735232
    • 提供者：yunlingxiadian

  1. ARM11高速电路设计与仿真

  2. 现代电子设备正向小型化和多功能化方向发展,因而要求其印制电路板具有 高速、高集成度和高可靠性等特性。同时系统工作频率的提升和信号上升沿/下 降沿时间的缩短,使得互连线的传输线效应越来越明显,从而导致信号在传输过 程中产生反射、串扰等问题,甚至产生电源完整性问题和电磁干扰问题。仅仅根 据一些经验规则进行PCB设计很难保证不出现信号完整性问题,更无法保证电 源完整性和电磁兼容性。必须使用专业的仿真工具对PCB进行仿真以得出符合 各方面要求的设计规范。高速PCB设计的难点已从单纯的信号完整性问题,向

  3. 所属分类：硬件开发

    • 发布日期：2013-02-17
    • 文件大小：20971520
    • 提供者：pengwangguo

  1. 高速电路传输线阻抗匹配分析与仿真

  2. 随着系统设计复杂性和集成度的大规模提高,其工作的速度越来越高,电路将产生传输线效应和信号的完整性问题。而信号完整性的反射噪声主要是由于特性阻抗不匹配造成的。文章通过传输线模型分析,给出阻抗匹配方案,并使用Mentor公司的Hyperlynx进行仿真,验证了方案的可行性。

  3. 所属分类：其它

    • 发布日期：2020-07-04
    • 文件大小：385024
    • 提供者：weixin_38660327

  1. 如何分析与控制高速PCB设计中的串扰问题

  2. 随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ,有的甚至超过100MHZ.目前约50% 的设计的时钟频率超过50MHz,将近20% 的设计主频超过120MHz.当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：141312
    • 提供者：weixin_38702047

  1. 高速电路传输线效应和信号完整性问题分析

  2. 随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：310272
    • 提供者：weixin_38663837

  1. 嵌入式系统/ARM技术中的基于Hyperlynx的DDR2嵌入式系统设计与仿真

  2. 摘  要： 介绍了DDR2嵌入式系统的仿真模型以及Hyperlyxn仿真工具，并基于Hyperlyxn仿真工具对IBIS模型进行仿真分析，给出了一个具体的DDR2嵌入式系统的设计过程和方法。 　　现代电子设计和芯片制造技术正在飞速发展，电路的复杂度、元器件布局以及布线密度、开关速度、时钟和总线频率等各项指标参数都呈快速上升趋势。当上升时间超过传输延时的1/6时，反射、串扰、振荡以及传输线效应等涉及到的时序、信号完整性(SI)、EMI等一系列问题决定着产品设计的成败。特别是DDR2系统，可支持高

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：239616
    • 提供者：weixin_38712578

  1. PCB技术中的高速电路传输线效应分析与处理

  2. 随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。 　　当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路信号质量仿真已经成为电子系统设计师

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：319488
    • 提供者：weixin_38679651

  1. 高速电路传输线效应和信号完整性问题分析

  2. 随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。 　　当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路信号质量仿真已经成为电子系统设计师

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：322560
    • 提供者：weixin_38689223

  1. 高速电路传输线效应分析与处理

  2. 随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。 　　当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路信号质量仿真已经成为电子系统设计师

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：447488
    • 提供者：weixin_38703906