注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 华为硬件工程师手册(全)

  2. 主要包括： 第一章 概述 第一节 硬件开发过程简介 § 1.1.1 硬件开发的本过程 § 1.1.2 硬件开发的规范化 第二节 硬件工程师职责与基本技能 § 1.2.1 硬件工程师职责 § 1.2.2 硬件工程师的基本素质与技能 第二章 硬件开发规范化管理 第一节 硬件开发流程 § 2.1.1 硬件开发流程文件介绍 § 2.1.2 硬件开发流程详解 第二节 硬件开发文档规范 § 2.2.1 硬件开发文档规范文件介绍 § 2.2.2 硬件开发文档编制规范详解 第三节 与硬件开发相关的流程文件介绍

  3. 所属分类：Android

    • 发布日期：2011-11-01
    • 文件大小：964608
    • 提供者：ousaisai

  1. ADI《模拟对话》杂志44卷第1期

  2. ADI《模拟对话》杂志44卷第1期，本期简介： 1、编者寄语和产品简介 2、高速转换器时钟分配器件的端接 3、ADIsimPower提供稳定可靠的可定制DC-DC转换器设计 4、新型触摸屏控制器助便携装置显示如虎添翼 5、驱动PIN二极管：运算放大器方案 6、应用工程师问答-39 零漂移放大器 7、ADI公司如何看待自由和开源软件

  3. 所属分类：其它

    • 发布日期：2013-04-07
    • 文件大小：2097152
    • 提供者：wxj198923

  1. 华为硬件工程师手册_全.pdf

  2. 硬件工程师手册 目 录 第一章 概述 第一节 硬件开发过程简介 § 1.1.1 硬件开发的本过程 § 1.1.2 硬件开发的规范化 第二节 硬件工程师职责与基本技能 § 1.2.1 硬件工程师职责 § 1.2.2 硬件工程师的基本素质与技能 第二章 硬件开发规范化管理 第一节 硬件开发流程 § 2.1.1 硬件开发流程文件介绍 § 2.1.2 硬件开发流程详解 第二节 硬件开发文档规范 § 2.2.1 硬件开发文档规范文件介绍 § 2.2.2 硬件开发文档编制规范详解 第三节 与硬件开发相关的

  3. 所属分类：硬件开发

    • 发布日期：2009-03-02
    • 文件大小：964608
    • 提供者：aqwtyyh

  1. 布线规则.txt

  2. 3 1. 一般规则 1.1 PCB板上预划分数字、模拟、DAA信号布线区域。 1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 1.3 高速数字信号走线尽量短。 1.4 敏感模拟信号走线尽量短。 1.5 合理分配电源和地。 1.6 DGND、AGND、实地分开。 1.7 电源及临界信号走线使用宽线。 1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。 2. 元器件放置 2.1 在系统电路原理图中： a) 划分数字、模拟、DAA电路及其相关电

  3. 所属分类：硬件开发

    • 发布日期：2019-05-23
    • 文件大小：14336
    • 提供者：qq_33237941

  1. S7200宝典.pdf

  2. S7200宝典pdf,S7200宝典工挖之家 GK www.gkonghome.com 工控之家燬集整理http://www.gkonghome.com 将输出信号写入到输出映像区 输出硬件延时(从输岀缓冲区状态改变到输出点真实电平改变的时间) 上述 三段时间,就是限制处理数字量响应速度的主要因素。 个实际的系统可能还需要考虑输入、输出器件的延吋,如输出点外接的中间继电器动作吋间等 表输入点硬件延时 以上数据都在《系统于册》中标明,这里只是列表比较。上的部分输入点延时(滤波)时间可以 在编程软件

  3. 所属分类：其它

    • 发布日期：2019-10-13
    • 文件大小：199680
    • 提供者：weixin_38744207

  1. 最畅销的上海博通蓝牙 bLE芯片 BK3432介绍-DS-MS1793S_v1.2.pdf

  2. 最畅销的上海博通蓝牙 bLE芯片 BK3432介绍-DS-MS1793S_v1.2.pdfMacro Giga Electronics Ltd. Co 6.4RF接收机特性 6.5绝对最大额定值. 88 6.6绝对最大额定值工作条件 19 6.6.1通用工作条件 19 6.6.2上电和掉电时的工作条件 20 6.6.3内嵌复位和电源控制模块特性. 20 6.6.4供电电流特性. 21 6.6.5外部时钟源特性(NA) ·····:···: 23 6.6.6内部时钟源特性. 23 6.6.7存储器

  3. 所属分类：其它

    • 发布日期：2019-09-03
    • 文件大小：2097152
    • 提供者：weixin_38743506

  1. 高速转换器时钟分配器件的端接

  2. 使用时钟分配器件1或者扇出缓冲器为ADC和DAC提供时钟时，需要考虑印刷电路板上的走线和输出端接，这是信号衰减的两个主要来源。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：196608
    • 提供者：weixin_38504687

  1. 高速转换器时钟分配器件的端接

  2. 使用时钟分配器件1或者扇出缓冲器为ADC和DAC提供时钟时，需要考虑印刷电路板上的走线和输出端接，这是信号衰减的两个主要来源。 　　时钟走线与信号摆幅 　　PCB上的走线类似于低通滤波器，当时钟信号沿着走线传输时，会造成时钟信号衰减，并且脉冲沿的失真随线长增加。更高的时钟信号频率会导致衰减、失真和噪声增加，但不会增加抖动，在低压摆率时抖动最大（图1），一般使用高压摆率的时钟沿。为了实现高质量的时钟，要使用高摆幅时钟信号和短时钟PCB走线；由时钟驱动的器件应该尽可能靠近时钟分配器件放置。

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：285696
    • 提供者：weixin_38622983

  1. 4种端接方法：高速转换器时钟分配器件的端接

  2. 时钟信号衰减会增加抖动，因此对驱动器输出的端接很重要。为了避免抖动和时钟质量降低的不利影响，需要使用恰当的信号端接方法。4种端接方法分享给你们 　　- Z0是传输线的阻抗； 　　- ZOUT 是驱动器的输出阻抗， 　　- ZIN 是接收器的输入阻抗。 　　- PS：这里仅显示CMOS和PECL/LVPECL电路。 　　串行端接 　　实际上，因为阻抗会随频率动态变化，难以达到阻抗匹配，所以缓冲器输出端可以省去电阻(R)。 　　优势： 　　- 低功耗解决

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：91136
    • 提供者：weixin_38690407