注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 浅谈Java串行端口技术协议

  2. 浅谈Java串行端口技术协议 浅谈JAVA串行端口技术协议 1 一、串行通讯慨述 2 二、RS232通讯基础 2 三、常见的边线方式 2 四、小技巧：如何辨别TXD和RXD端口？ 3 五、安装JAVA COMMUNICATIONS API 3 六、通讯前的准备 4 七、COMM API基础 4 1、枚举出系统所有的RS232端口 5 2、打开端口 6 2.1、CommPortIdentifier类和CommPort类有什么区别呢？ 7 3、关闭端口 7 3.1、轮询方式(Polling) 7

  3. 所属分类：Java

    • 发布日期：2009-05-14
    • 文件大小：109568
    • 提供者：tiney

  1. c51 串行通信 初学者可以参考一下

  2. 51与PC通信 1 #include "at89x51.h" 2 #include "must.h" 3 sfr port_display = 0xa0;// 4 Uchar8 incept_data[10]; // 接收缓冲区 5 Uchar8 incept_index = 0; // 接收计数 6 Uchar8 send_data[10]={0,1,2,3,4,5,6,7,8,9}; // 发送缓冲区 7 Uchar8 send_index = 0; // 发送计数 8 Uchar8 ta

  3. 所属分类：C

    • 发布日期：2009-05-30
    • 文件大小：163840
    • 提供者：lmy_123

  1. GBT 19582.2-2008 基于Modbus协议的工业自动化网络规范 第2部分：Modbus协议在串行链路上的实现指南

  2. GBT 19582.2-2008 基于Modbus协议的工业自动化网络规范 第2部分：Modbus协议在串行链路上的实现指南

  3. 所属分类：网络基础

    • 发布日期：2009-06-18
    • 文件大小：3145728
    • 提供者：xfcylyf

  1. zlg7289A（串行接口8 位LED数码管及64 键键盘智能控制芯片）

  2. zlg7289A 是一片具有串行接口的可同时驱动8 位共阴式数码管或64 只独立LED 的智能显示驱动芯片该芯片同时还可连接多达64 键的键盘矩阵单片即可完成LED 显 示﹑键盘接口的全部功能 zlg7289A 内部含有译码器可直接接受BCD 码或16 进制码并同时具有2 种译码方 式参看后文此外还具有多种控制指令如消隐﹑闪烁﹑左移﹑右移﹑段寻址等 zlg7289A 具有片选信号可方便地实现多于8 位的显示或多于64 键的键盘接口 未完待续

  3. 所属分类：嵌入式

    • 发布日期：2009-11-26
    • 文件大小：245760
    • 提供者：sidgdg

  1. 数字电路课程设计四位串行乘法器

  2. 实验内容： 题目： 4位并行乘法器的电路设计与仿真 功能要求： 1. 实现4位串行乘法器的电路设计; 2. 带异步清零端； 3. 输出为8位； 4. 单个门延迟设为5 ns。 5. 设要有完整的组合逻辑电路设计步骤； 6. 每一步骤完成要正确合理； 7. 设计电路时分模块测试。 及实验结果都有在内

  3. 所属分类：嵌入式

    • 发布日期：2009-12-28
    • 文件大小：231424
    • 提供者：sejin0908

  1. 微机原理实验 PC机串行通讯（8250）

  2. 微机原理汇编实验——PC机串行通讯 一、实验目的 1．进一步了解串行通信的基本原理。 2．掌握串行接口芯片8250的工作原理和编程方法。 3．熟悉PC机串行口的基本连接方法。 含实验内容、电路、汇编程序、效果分析、实验总结

  3. 所属分类：硬件开发

    • 发布日期：2010-01-10
    • 文件大小：67584
    • 提供者：shaxiaozisha

  1. 串行端口程序设计，linux

  2. linux下的程序，2.3串行端口程序设计.rar，适合广大linux爱好者

  3. 所属分类：Linux

    • 发布日期：2010-01-17
    • 文件大小：3072
    • 提供者：zhb_zhangbin

  1. 《Visual C++实践与提高——串口通信与工程应用篇》16章to附录

  2. 《Visual C++实践与提高——串口通信与工程应用篇》16章to附录源码 第1章Visual C++集成开发环境 第2章C++语法基础 第3章C++面向对象 第4章串行通信原理与设计 4.1串行通信基本概念 4.2串行传输协议 4.3串行接口标准 4.4串口硬件设计 第5章 串口调试 第6章使用MSComm控件编程 第7章使用WinAPI串口编程 第8章多线程编程 第9章TAPI编程 第10章计算机与单片机通信 第11章计算机与PLC通信 第12章两台计算机间通信 第13章软件传真机 第1

  3. 所属分类：C++

    • 发布日期：2010-01-25
    • 文件大小：9437184
    • 提供者：kyqing

  1. 并行口与串行口的区别是交换信息的方式不同，并行口能同时通过8条数据线传输信息，一次传输一个字节；而串行口只能用1条线传输一位数据，每次传输一个字节的一位。并行口由于同时传输更多的信息，速度明显高于串行口，但串行口可以用于比并行口更远距离的数

  2. 并行口与串行口的区别是交换信息的方式不同，并行口能同时通过8条数据线传输信息，一次传输一个字节；而串行口只能用1条线传输一位数据，每次传输一个字节的一位。并行口由于同时传输更多的信息，速度明显高于串行口，但串行口可以用于比并行口更远距离的数据传输。 1、25针并行口插口的针脚功能： 　　　 针脚 功能 针脚 功能 　　1 选通 (STROBE低电平) 10 确认 (ACKNLG低电平) 　　2 数据位0 (DATAO) 11 忙 (BUSY) 　　3 数据位1 (DATA1) 12 却纸 (P

  3. 所属分类：DB2

    • 发布日期：2010-05-17
    • 文件大小：1048576
    • 提供者：q137163819

  1. 瑞萨单片机M16C-62P对串行eeprom-CAT1161的读写i2c读写函数

  2. 此源码用于通过M16c/62p自带的iic功能模块对串行eeprom芯片cat1161/2的读写。实现对2Kbytes空间的擦除，编程和读取。已经在M3062LFGP上做过验证。把文档中中断函数（注释部分）去掉注释放入对应的ISR中即可。

  3. 所属分类：C

    • 发布日期：2010-06-15
    • 文件大小：7168
    • 提供者：kevinda

  1. Visual_Basic与RS-232串行通讯控制

  2. Visual_Basic与RS-232串行通讯控制 Visual_Basic与RS-232串行通讯控制 Visual_Basic与RS-232串行通讯控制 Visual_Basic与RS-232串行通讯控制

  3. 所属分类：VB

  1. 52单片机定时器2作为串行口波特率发生器使用(C语言程序)

  2. 本文是关于52单片机定时器计数器2做为串行口波特率发生器使用的例子，类似于定时器1作为波特率发生器工作在模式1下，但是不同的是：定时器2作为波特率发生器是16位自动重装的，位数比定时器1作为波特率发生器要高（定时器1作为串口波特率发生器是8位自动重装的），所以可以支持更高的传输速度，性能也比定时器1要好。程序在Keil 2和Keil 3下调试通过，下载在实验板上达到预期效果。AT89C52及其以上、AT89S52及其以上、STC89C52及其以上测试正常运行。

  3. 所属分类：嵌入式

    • 发布日期：2011-05-18
    • 文件大小：11264
    • 提供者：key4lock

  1. Q系列串行口通信模块基础.pdf

  2. Q系列串行口通信模块基础pdf,Q系列串行口通信模块基础i设计说明 △小心 不要将控制线或通讯电缆捆扎到主回路或电源线上,安装时也不要使它们靠得太近 安装时,它们应彼此间隔100mm(3in.)或更远。 不这样做可能会产生噪声,引起故障。 ●当闪存冇RoM中寄冇了某些值,如缓冲冇储器设定值,那么在使用模块时,不要断开安装了模 块的站的电源,也不要复位 PLC CPU 当闪存ROM中寄存了某些值,此时如果断开安装了模块的站的电源,或者复位 PLC CPU,那 么內存ROM中的数据内容将前后矛盾,结

  3. 所属分类：其它

    • 发布日期：2019-10-15
    • 文件大小：35651584
    • 提供者：weixin_38743737

  1. KV+Nano串行通讯.pdf

  2. 详细说明了“KV Nano 系列串行通信功能”的功能与使用方法，包括各种协议方式安全使用注意事项 本手册主要介绍了K∨№ano系列串行通信功能的使用方法、操作步骤以及注意事项等。 为了充分发挥K∨Nano系列串行通信功能的性能,请仔细阅读本用户手册,并在充分理解后使用。 另外,请妥善保管本手册,以便随时能够查阅 请将本手册递交到最终用户的手中。 ■标识的意义 为了防止对人造成危害以及损坏机器,防患于未然,本书对必须遵守的事项作了如下分类 危险表示若不遵守该注意事项,将导致人员伤亡。 A警告表示若

  3. 所属分类：硬件开发

    • 发布日期：2019-06-29
    • 文件大小：7340032
    • 提供者：whsload

  1. 51单片机串行通信的原理解析

  2. 51单片机内部有一个全双工串行接口。什么叫全双工串口呢？一般来说，只能接受或只能发送的称为单工串行;既可接收又可发送，但不能同时进行的称为半双工;能同时接收和发送的串行口称为全双工串行口。串行通信是指数据一位一位地按顺序传送的通信方式，其突出优点是只需一根传输线，可大大降低硬件成本，适合远距离通信。其缺点是传输速度较低。与之前一样，首先我们来了解单片机串口相关的寄存器。SBUF 寄存器：它是两个在物理上独立的接收、发送缓冲器，可同时发送、接收数据，可通过指令对SBUF 的读写来区别是对接收缓冲器

  3. 所属分类：其它

    • 发布日期：2020-07-14
    • 文件大小：109568
    • 提供者：weixin_38559866

  1. 如何实现DSP与PC机之间的串行通信

  2. 1 引言DSP 既是Digital Signal Pricessing 的缩写，也是Digital Signal Pricessor 的缩写。前者是指数字信号处理的理论和方法，后者则是指用于数字信号处理的可编程微处理器。TMS320F240 系列是在TMS320F2000TM 平台下的一种定点DSP 芯片，是专为数字电机控制和其他控制应用系统而设计的16位定点运算的DSP。它集合了DSP 的高速运算功能与电机的强大控制能力，为控制系统应用提供了一种理想的解决方案。TMS320F240 片内外设有

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：208896
    • 提供者：weixin_38746701

  1. 如何设置51单片机的串行口来实现与PC机通信

  2. 一、原理简介51单片机内部有一个全双工串行接口。什么叫全双工串口呢？一般来说，只能接受或只能发送的称为单工串行;既可接收又可发送，但不能同时进行的称为半双工;能同时接收和发送的串行口称为全双工串行口。串行通信是指数据一位一位地按顺序传送的通信方式，其突出优点是只需一根传输线，可大大降低硬件成本，适合远距离通信。其缺点是传输速度较低。与之前一样，首先我们来了解单片机串口相关的寄存器。SBUF寄存器：它是两个在物理上独立的接收、发送缓冲器，可同时发送、接收数据，可通过指令对SBUF 的读写来区别是对

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：228352
    • 提供者：weixin_38499336

  1. 单片机与DSP中的基于单片机应用系统的串行通信设计

  2. 1 引 言 　　在红外成像技术的电力设备状态检测系统中，基于AT89C51单片机的应用系统，采用美国雷态公司的型号为3iLRL3的非接触式红外测温仪。该测温仪采用的是RS232C串行通信标准接口，该接口在很多通信设备中通用，目前与PC机的直接串行通信也是RS 232C接口。尽管RS232C性能指标并非很好，但还是有广泛的市场支持。就可以方便的在2个数字设备之间进行信息的交换，实现全双工的传送数据，硬件成本低。而且通用性好。 　　2 串行通信的硬件设计 　　串行通信是指 使用一条数据线，将数据一位

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：262144
    • 提供者：weixin_38632488

  1. EDA/PLD中的并行逻辑与串行逻辑

  2. 逻辑设计中经常会遇到并行和串行逻辑的概念，并行逻辑通常需要大量的逻辑块输入，如图1所示。采用并行逻辑后，可以减少逻辑的级数，从而改善设计的性能，提高器件工作速度。并行逻辑的速度提高是以器件的资源利用率下降为代价的。 　　图1 并行逻辑结构 　　串行逻辑需要多级组合逻辑，如图2所示。显然串行逻辑执行速度要比并行逻辑慢，因为它使用了较多的逻辑级数，但好处是器件内部的资源利用率高。 　　图2 串行逻辑结构 　　并行逻辑和串行逻辑的典型HDL结构为“case”和“if……else”语句。

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：69632
    • 提供者：weixin_38611388

  1. 并行逻辑与串行逻辑

  2. 逻辑设计中经常会遇到并行和串行逻辑的概念，并行逻辑通常需要大量的逻辑块输入，如图1所示。采用并行逻辑后，可以减少逻辑的级数，从而改善设计的性能，提高器件工作速度。并行逻辑的速度提高是以器件的资源利用率下降为代价的。 　　图1 并行逻辑结构 　　串行逻辑需要多级组合逻辑，如图2所示。显然串行逻辑执行速度要比并行逻辑慢，因为它使用了较多的逻辑级数，但好处是器件内部的资源利用率高。 　　图2 串行逻辑结构 　　并行逻辑和串行逻辑的典型HDL结构为“case”和“if……else”语句。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：87040
    • 提供者：weixin_38545961
« 12 3 4 5 6 7 8 9 10 ... 50 »