点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 4/7进制计数器设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
汇编语言程序设计教程
课程介绍 第1章 预备知识 1.1 汇编语言的由来及其特点 1 机器语言 2 汇编语言 3 汇编程序 4 汇编语言的主要特点 5 汇编语言的使用领域 1.2 数据的表示和类型 1 数值数据的表示 2 非数值数据的表示 3 基本的数据类型 1.3 习题 第2章 CPU资源和存储器 2.1 寄存器组 1 寄存器组 2 通用寄存器的作用 3 专用寄存器的作用 2.2 存储器的管理模式 1 16位微机的内存管理模式 2 32位微机的内存管理模式 2.3 习题
所属分类:
硬件开发
发布日期:2007-08-30
文件大小:1048576
提供者:
kathrein
汇编程序设计教程.chm
这个chm来自网上: http://www.mdjx.net/course/hep/huibianyuyan/course.htm 课程介绍 第1章 预备知识 1.1 汇编语言的由来及其特点 1 机器语言 2 汇编语言 3 汇编程序 4 汇编语言的主要特点 5 汇编语言的使用领域 1.2 数据的表示和类型 1 数值数据的表示 2 非数值数据的表示 3 基本的数据类型 1.3 习题 第2章 CPU资源和存储器 2.1 寄存器组 1 寄存器组 2 通
所属分类:
硬件开发
发布日期:2009-06-13
文件大小:1048576
提供者:
beizidream
数电课程设计洗衣机控制器设计
1设计总体思路,基本原理和框图 4 1.1 设计总体思路 4 1.2 基本原理 5 1.3 系统设计框图 5 2单元电路设计 6 2.1 一百进制分计数器和六十秒计数器的设计 6 2.1.1 分、秒计数器的设计 6 2.1.2 分、秒计数器的电路图 7 2.2 秒脉冲发生器 9 2.2.1 秒脉冲发生器原理 9 2.2.2 其原理图如下所示 9 3循环控制电路 10 3.1 其基本原理简述 10 3.2 其原理图 11 4单稳态延时电路 12 4.1 其原理图 12 5总控制电路 13 6故障
所属分类:
专业指导
发布日期:2009-06-26
文件大小:789504
提供者:
woaimanshen
数字逻辑与数字系统设计习题答案王永军 李景华
第一章 数字逻辑基础 作业及参考答案 (2008.9.25) P43 1-11 已知逻辑函数 ,试用真值表、卡诺图和逻辑图表示该函数。 解:(1)真值表表示如下: 输 入 输出 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 (2)卡诺图表示如下: 00 01 11 10 0 0 1 0 1 1 1 1 1 1 由卡诺图可得 = (3)逻辑图表示如下: 1-12 用与非门和或非门实现下列函数,并画出
所属分类:
C
发布日期:2010-03-29
文件大小:5242880
提供者:
cheerup8
湖南大学eda实验报告
1、设计一个同步的十进制加计数器,状态为0→1→2→3→4→5→6→7→8 →9→0…,带清零端。 2、用上面设计的十进制计数器打包,设计一个三位的十进制计数器,具体 进制为本人学号前加1(如学号为1 号,则设计一个101 进制的计数器),下载验证要求用七段数码管显示。
所属分类:
专业指导
发布日期:2010-04-23
文件大小:199680
提供者:
ming900622
FPGA工程师面试试题.doc
如题 FPGA工程师面试试题57、用D触发器做个4进制的计数.(华为) 58、实现N位Johnson Counter,N=5.(南山之桥) 59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢?(仕兰 微电子)
所属分类:
硬件开发
发布日期:2010-05-18
文件大小:89088
提供者:
fouweng
汇编语言程序设计(chm格式)
汇编语言 chm格式 课程介绍 第1章 预备知识 1.1 汇编语言的由来及其特点 1 机器语言 2 汇编语言 3 汇编程序 4 汇编语言的主要特点 5 汇编语言的使用领域 1.2 数据的表示和类型 1 数值数据的表示 2 非数值数据的表示 3 基本的数据类型 1.3 习题 第2章 CPU资源和存储器 2.1 寄存器组 1 寄存器组 2 通用寄存器的作用 3 专用寄存器的作用 2.2 存储器的管理模式 1 16位微机的内存管理模式 2
所属分类:
硬件开发
发布日期:2011-01-03
文件大小:1048576
提供者:
liyuzhangab
Verilog-HDL实践与应用系统设计
Verilog-HDL实践与应用系统设计本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法;在后四章,以应用系统为例详细讲解了系统设计的全过程。书中的全部例子都给出了仿真结果,其源代码都在本书所附的CD-ROM中,并均经过验证无误。 本书的前半部分特别适合于初学者,也可作为工程技术人员的参考内容。后半部分很适合工程开发和研究人员参考。本书除了介绍Verilog-HDL
所属分类:
嵌入式
发布日期:2011-02-22
文件大小:14680064
提供者:
zhlyz2003
可控计数器(eda设计)
1,设计一个五进制的计数器,由三个控制键SEL控制不同的计数方式。 2,当 sel=000时,按0,1,2,3,4,0,1,2,3,4.。。 3,当sel=001时,按0,2,4,6,8,0,2,4,6,8 。。 4,当sel=010时,按1,3,5,7,9,1,3,5,7,9。。。 5,当sel=011时,按5,4,3,2,1,5,4,3,2,1。。。 6,当sel=100时,按 0,1,3,6,9,0,1,3,6,9。。。 7,当sel=101时,按5,6,7,8,9,5,6,7,8,9。
所属分类:
软件测试
发布日期:2011-06-13
文件大小:3072
提供者:
zxweerr
4/7进制计数器设计
4/7进制计数器设计:采用74LS192(40192)。 a、数码管显示状态。 b、用开关切换两种进制。 c、计数脉冲由外部提供。 可以直接用multisim仿真,有清晰的电路图
所属分类:
专业指导
发布日期:2011-09-15
文件大小:144384
提供者:
xiaonianlun
单片机程序设计 电子钟程序
关于8255单片机的程序设计 ;变量声明区 SECOND EQU 30H ;秒 MINUTE EQU 31H ;分 HOUR EQU 32H ;时 DAY EQU 33H ;日 MONTH EQU 34H ;月 YEAR_L EQU 35H ;年低位 YEAR_H EQU 36H ;年高位 DISPBUF EQU 37H ;显示缓冲区(6字节) DISPBIT EQU 3DH ;位选偏移量 FLAG EQU 3EH ;标记(0表示在主界面,1-6分别代表显示时、分、秒、年、月、日,0为一般显示
所属分类:
其它
发布日期:2011-11-23
文件大小:37888
提供者:
kdfkfoejfh
采用74LS192设计4/7进制计数器
4/7进制计数器设计:采用74LS192(40192)。 a、数码管显示状态。 b、用开关切换两种进制。 c、计数脉冲由外部提供。 压缩包中包含multisim11的仿真图,protel99的原理图,都可以直接运行 还有一份详细的设计文档
所属分类:
硬件开发
发布日期:2012-06-25
文件大小:488448
提供者:
buwenbin312
电子技术基础课程设计---47进制计数器
4/7进制转换的课程设计 设计思想: 设计一个4/7进制计数器,用开关切换电路使用哪种进制。 a.当电路实现四进制计数器功能时:数码管显示数字0、1、3,当数到4(即0100)的时候采用置0000法使电路从0开始重新计数。 b.当电路实现七进制计数器功能时:显示数字0到6,当数到7(即0111)的时候采用置0000法使电路从0开始重新计数。 c.将可逆计数器输出的二进制码通过译码器转化为十进制码,再通过数码管显示出来。
所属分类:
专业指导
发布日期:2013-06-09
文件大小:3072
提供者:
baobao666555
电子设计基础课程设计
4/7进制计数器设计:数码管显示,用开关切换两种进制(74LS161)
所属分类:
嵌入式
发布日期:2013-11-21
文件大小:1048576
提供者:
u012908047
数字电子钟的课程设计
一 实验目的和要求………………………………………………………6 二、数字电子钟的基本工作原理…………………………………………6 三、数字电子钟的组成……………………………………………………6 1、振荡器………………………………………………….………….7 2、分频电路…………………………………………………………..8 3、计数器 ………………..…………………………………………8 (1)六十进制计数器………………………………………………..9 (2)二十四进制计数器…………………………
所属分类:
专业指导
发布日期:2009-04-19
文件大小:152576
提供者:
cwlhhh
软硬FPGA软硬件协同设计 视频.txt
课程简介 该课程是FPGA在嵌入式系统领域的应用,以XILINX的MICROBLAZE 32位软核处理器为载体,介绍嵌入式系统中软件和硬件协同设计和协同调试的方法,诠释All Programmable在嵌入式系统设计中的重要意义。 分享到: 课程目录 课程讨论 第35讲:Vivado高级设计技术 5 634 第34讲:基于HLS实现矩阵相乘 5 603 第33讲:基于HLS实现时序逻辑 5 288 第32讲:在Vivado中看逻辑门的内部逻辑结构 5 857 第31讲:从组合逻辑、时序逻辑和矩
所属分类:
专业指导
发布日期:2019-05-25
文件大小:114
提供者:
drjiachen
plc课程设计红绿灯路口
基于plc的 红绿灯路口设计.红绿灯 I/0组态 Bu1.1762 Micrologix1200系列C(1或2通讯端 Thursday, June 21, 2018-19:56: 56 红绿灯 通道组态 通道0(系统)-驱动:DF1全双工 通道0(系统)-驱动:DF1全双工编辑资源/拥有超时:60 通道0(系统)-驱动:DF1全双工通路链接ID:1 通道0(系统)-驱动:DF1全双工写保护:否 通道0(系统)-驱动:D1仝双工通讯服务迒拌:是 通道0(系统)-驱动:nF1全双T.消息服务选择:
所属分类:
嵌入式
发布日期:2019-04-21
文件大小:176128
提供者:
qq_44855357
数字电子技术时钟逻辑设计.ms14
只有简单的计时显示功能 1. 1Hz 可以从时钟输出电路直接获取。 2. 秒、分为 00~59 六十进制计数器。 3. 时为 00~23 二十四进制计数器。 4. 周显示从 1~7 日为七进制计数器。
所属分类:
专业指导
发布日期:2020-07-06
文件大小:462848
提供者:
weixin_44583839
彩灯流水电路的设计 彩灯流水电路的设计
该电路可分别用如下几个方案实现 1. 用一片十进制计数器(74LS90)接成八进制计数器和3/8线译码器(74LS138)实现。 2. 用一片四位二进制计数器(74LS161)和3/8译码器(74LS138)实现。 任务:设计一电路驱动8只灯,是其七亮一暗,且这一暗灯按一定节拍循环右移。 实验步骤: 1. 选取一片四位二进制计数器(74LS161)和3/8译码器(74LS138)实现 2. 分别把74LS161的Q0、Q1、Q2、Q3接到74LS138的A0、A1、A2端,对应的74LS16
所属分类:
专业指导
发布日期:2011-04-17
文件大小:105472
提供者:
zzb13425138525
自动打玲逻辑设计仿真杜4.ms14
摘 要 本设计电路可分为时间设置电路,计时电路,显示电路和定时打铃控制电路。本设计采用74LS160作为计数器,其中小时部分采用24进制,分钟和秒部分采用60进制。采用LMC555芯片外接电容电阻构成频率约为1HZ的自动脉冲发生器,为74LS160提供脉冲时钟信号,同时设计有可以手动调节计数器的时间设置电路。通过74LS248和7段数码管将计数器的值显示出来,根据设计要求运用简单的逻辑电路判断当计数器满足定时要求时打铃并延时1秒。 关键词: 手动调节计数器 、74LS160 、脉冲发生器
所属分类:
电信
发布日期:2021-01-06
文件大小:1048576
提供者:
qq_43543515
«
1
2
3
4
5
»